• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1985003398A1
    申请号:PCT/JP1985/000038
    申请日:1985-01-30
    公开日:1985-08-01
    发明作者:Shoichi Tanaka
    申请人:Shoichi Tanaka；
    IPC主号:H04N3-00
    专利说明:
    [0001] 明 細 書
    [0002] 固体撮像装置 . ' '
    [0003] 「技術分野」
    [0004] 本発明は固体撮像装置技術に関し、 特に C CD固体撮像装置の改良に関する。
    [0005] 「背景技術」
    [0006] C CDエリアセンサに関して、 多くの方式が周知である。 垂直 C CDが画素列 を兼ねる C CDエリアセンサはフレーム転送 C CDエリアセンサ（F Tセンサ と略称される。 ）と呼ばれる。 垂直 C C Dと水平 C C Dの間に 1 フィールド画 像を代表する信号電荷を蓄積するバッファ C CDを備える F Tセンサはバッファ F Tセンサと呼ばれる。 上記のバ'： ファ C CDを持たない F Tセンサはフルフ レーム F Tセンサと呼ばれる。 画素列と独立に配置された垂直 C CDを備える C CDエリアセンサはインタライン転送 C CDエリアセンサ（I Tセンサ）と呼 ばれる。 画素と垂直 C C Dの間に配置される転送電極（AT G)が垂直 C C Dの 転送電極（V T Gと略称される。 ）と接続される I Tセンサは共通転送電極 I T センサと呼ばれる。 一般に C CDは 1 , 2 , 3 ,4相クロヅク電圧で駆動される が、 より多相のクロック電圧を使用する事も提案されている。 更に C CDエリ ァセンサにおいて重要な問題であるスメァノィズを低減する為に、 特開 5 6— 3 5 0 6 7はあらかじめ記億された 1行のスメァノィズを後で出力される 1行 の信号から差し引く事を開示する。 特出 5 8— 4 1 2 1 1 .6 2 54 7 , 7 64 7 7 , 8 64 1 6 ,-9 1 9 6 7 , 2 0 7 9 9 1 , 2 3 2 1 34 , 24 0 644 , 24 9 7 54 ,特出 5 9— 1 5 9 5 0 , 34 8 3 9 , 4 9 6 84 , 4 9 6 8 5 , 6 9 8 3 5 , 9 1 4 1 7 , 9 53 1 4 , 1 0 1 4 6 5 , 1 8 9 9 7 0 , 2 1 1 7 9 7は本 発明の先行出願である。 日本国特許公開 5 9 - 6 6 2 7 7は本発明に関連する 先行出願であり、 クロック線駆動形 2 E/B転送形式を開示する。
    [0007] Γ発明の開示」
    [0008] 上記の先行技術にも拘わらず、 撮像管または光学カメラとの競争に.おいて固体 撮像装置は多くの改良を必要としている。 SZN比の改善、 特にスメァノイズ に対する S ZN比の改善は非常に重要である。 本発明の第 1の目的は固体撮像 装置の S Z N比の改善である。 更に解像度の改善.も重要である。 本発明の第 2 の目的は固体撮像装置の解像度の改善である。 上記の目的を達成する為に本発 明は C C Dエリアセンサに関して、 4個の独立発明を開示する。 各独立発明は - 深い相互関係を持ち、 ー锗に実施する事によって相乗効果が発生するので、 一 锗に説明される。
    [0009] 各独: 3：発明の概要
    [0010] 独立発明 1は本発明者によって連続注入 E Z B転送（C I E /B転送と略称さ れる。 ）と命名された C C D転送法によって、 C C Dエリアセンサの垂直 C C Dを駆動する技術が開示される。 上記の C I E / B転送の特徵は垂直 C C Dの 各クロック転送電極に異なるクロック電圧を印加し、 そして垂直 C C Dの出力 端から注入された空の電位井戸が上記の出力端と反対端に到着する前に次の空 の電位井戸を上記の出力端から注入する事である。 独立発明 2は C C Dエリア センサにおいて、 あらかじめ飽和画素列のスメァノィズと飽和画素列の 1部の 画素から出力される信号の差を検出する事を開示する。 独立発明 1 において、 垂直 C C Dの各電位井戸のスメァノィズ.電荷は独特の分布を持つので、 独立発 明 2のスメァノィズ低减法は非常に有効であろ。 独立発明 3は C C Dエリアセ ンサにおいて、 水平 C C Dを垂直帰線期間（信号電荷を水平 ¾送しない期間）に 低速で水平転送して、 スメァノイズ電荷を出力すろ事を開示する。 独立発明 2 に開示されるスメァノイズ低減技術は非常に有効であるが、 コストが大幅に増 加する問題があった。 独立発明 3 .はこの問題を解決する。 独立発明 4は P Tセ ンサにおいて、 隣接する 2個の転送電極を垂直 C C Dのチヤンネル領域または 垂直 C C D間のチヤンネルスト .ソプ領域の上方で接続する事を開示する。 独^ 発明 1の F Tセンサにおいて、 各ク口ック転送電極が実質的に 1画素を構成す るので、 各クロック転送電極の光透過率が等しい事が非常に好ましく、 更にク 口ック転送電極が複維な駆動回路から複雑なクロック電圧を印加されるので、 ： 動作の高速化の為に各クロック転送電極のライン抵抗が小さい事が好ましい。 独立発明 4は均一な光透過率と小さなライン抵抗を持つクロック ¾送電極を製 造する。 各独 発明とその従属発明の基本的な特徵が以下に記載される。 各発 明の具体的な特徴と効果が以下に説明される。
    [0011] (1 )， 2次元配列された複数の画素と、 画素列を兼ねるかまたは画素列と独立 に配置された垂直 C C Dと、 水平 C C Dを備え、 上記の垂直 C C Dは画素列の 信号電荷を水平 C C Dに転送する固体撮像装置において、 上記の垂直 C CDは 方向性転送電極（D V T Gと略称される。 ）と非方向性転送電極（ND V T Gと 略称される。 ）のどちらかまたは両方を備え、 そして上記の D V T Gまたは N D V T Gの一部または全部は転送ク口 'ソク電圧が印加される転送電極（ク口ッ ク転送電極と略称される。 ）であり、 そして垂直 C C Dの出力端に近いクロッ ク転送電極から順番に転送クロ、ゾク電圧が印加され、 そして垂直 C CDの出力 端から注入された空の電位井戸が垂直 C CDの出力端と反対端に到達する前に 次の空の電位井 Pが垂直 C C Dの出力端から注入される事を特徵とする固体撮 像装置。
    [0012] (2) ,空の電位丼戸が垂直 C CDの出力端と反対端に到達した後で、 上記の垂 直 C C Dのクロック転送電極に 1相または 2相または 4相クロック電圧を印加 する事を特徴とォる第 1項記載の固体撮像装置-
    [0013] ( 3 ) ,垂 i C C Dのすベての電位拌戸の電荷を互〔、に独 . に 送すろ事を特徵 とォる第 1項記載の固体撮像装置。
    [0014] 4 ),クロック転送電極である D V T G (クロッ ク D V T Gと略称されろ。 ）の 下に作られる電位井戸の電荷を独立に転送する事を特徴とする第 1項 己載の固 体撮像装置。 .
    [0015] ( 5 ),隣接する 2個のクロック D V T Gの間のチヤ ンネル領域は中間直流電位 を持つ事を特徵とする第 4項記載の固体撮像装！軍.。
    [0016] (6 ),クロック D V T Gの下に作られる電位 戸と、 隣接する 2個のクロック D V T Gの間に配置される中間直流電位拌戸の電荷を独立に転送する事を'特徵 とォる第 1項記載の固体撮像装置。 ( 7 )，クロック転送電極である N' D V T G (クロ 'ソク N D V T Gと略称される。 ） を備え、 そして奇（偶）数番目のクロック V T Gの下の ¾位并戸の電荷を独 3' に転送する事を特徵とする第 1項記載の固体撮像装置。
    [0017] ( 8 ) ,垂直 C C Dの出力端から注入された空の電位井戸が 2電位井戸ピッチだ け逆転送された後で、 次の空の電位井戸が垂直 C CDの出力端から再び注入さ - れろ事を特徴とする第 1項記載の固体撮像装置。
    [0018] (9) ,垂直 C CDの各クロック転送電極はシフ トレジスタの出力接点または上 記のシ'フトレジスタによって制御されるバッファ回路の出力接点に接続される 事を特徵とする第 1項記載の固体撮像装置。 -
    [0019] (1 0) ,上記のシフ トレジスタの各 1 Z2転送段の出力接点、 または上記の各
    [0020] 1 / 2転送段がそれぞれ制御する各バッファ回路の出力接点が垂直 C CDの各 クロック NDVTGにそれぞれ接続される事を特徵とする第 9項記載の固体撮
    [0021] (1 1 ) ,上記のシフ トレジスタの各耘送段の出力接点、 または上記の各転送段 がそれぞれ制御する各バッファ回路の出力接点がそれぞれ垂直 C CDの各クロッ ク D V T Gに接続される事を特徵とする第 9項記載の固体撮'像装置。
    [0022] (1 2) .垂直 C CDの奇（偶）数番目のクロック転送電極（クロック N D V T Gま たはクロック D VT Gを指定する）とその偶（奇）数番目のク口ック耘送電極は 異なるシフ ト レジスタの出力接点または異なるシフ ト レジスタによって制御さ れるバッファ回路の出力接点に接続される事を特徵とする第 9項記載の固体撮 像装置。 ' . ·
    [0023] (1 3 ),画素と垂直 C C Dを電気的に接統する転送電極（以下において AT Gと 略称される。 ）が垂直 C C Dのクロック転送電極に接続されるィンタライン転 送 C C Dセンサ（以下において共通転送電極 I Tセンサと略称される。 ）であり、 そして上記のシフ トレジスタまたはバッファ回路の電源電 JEの変更によって、 画素から垂直 C C Dに信号電荷を転送する事を特徵とする第 9項記載の固体撮 像装置。 ( 1 4 )，垂直 C C Dの各クロック D V T Gは順次スィツチを介して 1相または 2相クロック電源に接続され、 そして上記の順次スィツチはシフ トレジスタに よって制御される事を特徵とする第 1項記載の固体撮像装置。
    [0024] (1 5 ) ,垂直 C C Dの隣接する 2個のクロック DVT Gと 2相クロック電源を 接続する 2個の順次スィツチは同時に動作する事を特徵とする第 1 項記載の 固体撮像装置。
    [0025] (1 6)，垂直 C CDの各クロック転送電極は順次スィツチを介してクロック電 源によって駆動され、 そして上記のクロック DVT Gまたは奇（偶）数番目のク ロック ND V T Gは垂直転送期間の前 深い電位 V Hに充電され、 'そして次の 垂直転送期間に各クロック転送電極は上記の順次スィッチを介してだけ電圧を 印加される事を特徵とする第 1項記載の固体撮像装置。
    [0026] C1 7),垂直転送期間の前に、 上記の各クロック D V T Gまたは奇（偶）数番目 のクロック N D V T Gは上記のクロック電源によつて深い電位 V H、 または読 みだし電位 V Rを印加される事を特徵とする第 1 6項記載の固体撮像装置。 ( 1 8 ),垂直 C C Dのクロック転送電極に転送クロック電圧を直接または間接 に印加するか、 または垂直 C C Dのクロック転送電極とク口 'ソク電源を接続す る順次スィツチを制御するシフ トレジスタは撮像部の両側に配置される事を特 徴とする第 1項記載の固体撮像装置。
    [0027] (】 9)、 各垂直 C C Dのクロック転送電極に接続される 1行の垂直走査線は両 側からク口ツク電圧を印加される事を特徵とする第 1 8項記載の固体撮像装置。 (2 0), 1 ライールド期間にすべての画素の信号電荷を出力し、 そして出力さ れた奇（偶）数番目の画素行の信号電荷だけを表示する事を特徵とする第 1項記 載の固体撮像装置。
    [0028] (2 1 ),インタライン転送 C C Dセンサ（ ί Τセンサと略称される。 ）であり、 そして低照度時にフ レーム蓄積動作を実施し、 高照度時にフィ ールド蓄積動作 を実施する事を特徵とする第 1項記載の固体撮像装置。 .
    [0029] (2 2), I Τセンサであり、 そして垂直 C CDは信号電荷とノィズ電荷を交互 に出力する事を特徵とする第 1項記載の固体撮像装置。
    [0030] (23),信号電荷を垂直転送しない期間に垂直 C CDに残留するノィズ電荷は クリァされるかまたは再配 gされる事を特徵とする第 1項記載の固体撮像装置。 (24 ),画素から垂直 C C Dの隣接する 2個の電位并戸または残留ノィズ電荷 を保持する電位井戸によみだされた信号電荷を出力し、 そしてあらかじめ記億 されたスメァノィズ電圧と出力された信号電圧の差を検出する事を特徵とする 第 Γ項記載の固体撮像装置。
    [0031] (2 5), 2次元配列された複数の画素と、 画素列を兼ねるかまたは画素列と独 立に配置された垂直 C C Dと、 水平 C CDを備え、 _b記の垂直 C CDは画素列 の信号電荷を水平 C CDに転送する固体撮像装置において、 飽和信号電荷を発 生する画素（飽和画素と略称される。 ）を含む画素列（飽和画素列と略称される。 )のスメァノィズ電圧を記億し、 そして少なくとも上記の飽和画素列の一部の 画素から発生する信号電圧から上記の記憶されたスメァノィズ電圧を差し引く 事を特徵とする固体撮像装置。
    [0032] (2 6 ),飽和画素から発生する信号電荷から上記のスメァノィズ電圧を差し引 かない事を特徴とする第 2 5項記載の固体撮像装蘆。
    [0033] ( 2 7 ),飽和画素列の飽和画素から下流の画素から発生する一部または全部の 闸紊から発牛-する信 -電圧から上記のスメァノィズ電圧を差し引かない事を特 徴とする第 2 5項記載の固体撮像装置。
    [0034] (2 8 ),飽和画素を持たない画素列（非飽和画素列と略称される。 ）の画素から 発生する信号電圧から上記のスメァノィズ電圧を差し引かない事を特徵とする 第 2 5項記載の固体撮像装置。
    [0035] (2 9 ), 2次元配列された複欽の兩素と、 画素列を兼ねるかまたは画素列と独 立に さ た垂直 C C Dと、 水平 C CDを備え、 上記の垂直 C CDは画素列 の信 ^電荷を水平 C CDに転送する固体撮像装置において、 上記の水平 C CD は垂直帰線期間にスメァノィズ電荷を第 1速度で水平転送し、 そして水平走查 斯間に i 号電荷を第 2速度で水平転送し、 そして上記の第 1速度は上記の第 2 速度の 1ノ 2以下の速度である事を特徵とする固体撮像装置。
    [0036] C3 0)，垂直帰線期間に水平 C C Dから出力されたスメァノィズは遂次比校形 A.ZD変換器によってデジタルメモリに入力される事を特徵とする第 2 9項記 載の固体撮像装置。
    [0037] (3 1 ),デジタルメモリから再生されたスメァノィズは遂次比校形 A ZD変換 器の DZA変換器で DZ A変換される事を特徵とする第.3 0項記載の固体撮像
    [0038] (3 2), 2次元配列された複数の画素と、 画素列を兼ねる垂直 C CDを備え、 上記の垂直 C C Dは画寒列の信号電荷を水平 C C Dに転送する固体撮像装置に おいて、 垂直 C C Dの隣接する 2個のクロック転送電極はチヤンネル領域また はチャンネルス トツプ領域の上方で接続され、 そして上記の 2個のクロック転 送電極は 3倍以上の抵^:比を持つ事を特徵とする固体撮像装置。
    [0039] (3 3 ),上記の 2個のク ΰ 'ソク転送電極はチヤンネルス トップ領域の上方で接 続される事を特徴とする第 34.項記載の固体撮像装置。
    [0040] 各発明の具体的な特徵と効果が以下に説明される。
    [0041] 独立発明 1 ,ク レーム 1
    [0042] 本発明は C CDエリァセンサにおいて、 垂直 C C Dのク σ .ソク転送電極にそれ ぞれ異なるクロック電圧を印加し、 そして垂直 C C Dの出力端から注入された 空の電位井戸が垂直 C C Dの他の一端に到着する前に次の空の電位井戸を上記 の出力端から再び注入し、 そして垂直 C C Dのすベての電.位并戸の電荷をそれ ぞれ独立に.転送する事を特徵とする。 上記の転送は連続注入 ΕΖΒ転送（C I ΕΖΒ転送）と略称される。 垂直 C C Dの各電荷は上記の C I Ε/Β転送を実 施する前に総ての方向性転送電極（D V T G)の下の電位丼戸に、 または奇（偶） 数番目の非方向性転送電極（NDV T G)の下の電位井戸に蓄積されている。 勿 論偶（奇）数番目の NDVT Gはその下に電位障壁を作る。 ただし、 NDVT G はその下のチヤンネル電位が一定であり、 電荷をどちらの方向へも転送できる 転送電極であり、 DVT Gはその下のチヤンネルに浅い電位 V Lを持つ電位障 壁領域と深い電位 V Hを待つ電位井戸領域が作られる転送電極である。 典型的 に 4相 C C Dは 4種類の N D V T Gを持ち、 2相 C C Dは 2種類の D V T Gを 持つ。 浅い電位 V Lは Nチャンネル C C Dにおいて、 負方向により大きい電位 であり、 深い電位 V Hは正方向により大きい電位である。 このようにすれば 2 相または 4相クロック電圧で駆動される従来の垂直 C C Dに比べて、 画素当た りの転送電極数を半分にできる。 そして電荷転送能力を 2 ίきにできる。 C C D の各転送電極にそれぞれ異なるク口 Vク電圧を印加し、 各 D V T Gの下のまた は奇（偶）数番目の N D V T Gの下の電荷をそれぞれ独立に転送する事は公知で あり、 たとえばセキンと トンプセツ ト，近代科学社，電荷転送デバイス， 3 6か ら 3 7頁と 2 2 8から 2 2 9頁，に記載されている。 しかし、 上記の先行技術 において、 1個の空の電位井戸（電荷を保持しない電位井戸）を垂直 C C Dの出 力端からその反対端まで逆転送する事によつて全体の電荷を 1電位井戸ピッチ だけそれぞれ耘送する。 その結果電荷転送速度が遅くなり、 C C Dエリアセン サへの応用は実質的に不可能であった。 転送速度を改善する為に、 垂直 C C D の M個の転送電極を N群に分割し、 そして τ個の空の電位井戸を配置するも提 案されている。 その結果電荷転送速度は N倍になり、 必要なクロック電圧は M .Z N相になる。 しかし、 C C Dエリアセンサにおいて、 画素と垂直 C C Dの電 位拌戸の比が整数関係を持たないことは垂直 C C Dの耘送電極構造を非常に複 雑にし、 そして各電位并戸の電荷蓄積能力を低下させる欠点を持つ。 これらの 問題は本発明によって解決された。 本発明の他の特徵と効果は以下の説明を参 照されたい。 ― - 従属発明 1 ，クレーム 2 '
    [0043] 本発明において、 各ク π Vク転送電極はそれぞれ異なるクロック電 Eを受け取 ろ。 そして空の電位井戸が垂直 C C Dの出力端から注入され、 注入された空の 電位丼戸が反対端に到着する前に次の空の電位丼戸が上記の出力端から注入さ れるっ そして空の電位并戸が上記の反対端に到着した後で、 各クロッグ転送電 極に 1相または 2相または 4相クロック電圧が印加される。 空の電位井戸が垂 直 C C Dの反対端に到着するかまたその 1 ビ'ソ ト下流のクロ、ソク転送電極に到 着するときに、 各信号電荷井戸（信号電荷を保持する電位井戸）の間に空の電位 井戸が配置される。 従って空の電位井戸が上記の反対端に到着した後で、 垂直 C C Dを従来の 1相または 2相または 4相クロッ ク電圧で駆動する事ができる。
    [0044] 従属発明 2 ,クレーム 3
    [0045] 本発明の重要な利点は垂直 C C Dの作ることができるすべての電位井戸の電荷 を独立に転送できる事である。 1実施例において、 1水平帰線期間に 2個の空 の電位井戸が垂直 C C Dの出力端から注入される。 その結果 1水平走査期間に 隣接する 2画素行の信号電荷を独立に出力する事ができる。 ただし空の電位井 戸の注入は垂直 C C Dの 1電位井戸の電荷をその出力端から出力する事に等し い。 他の 1実施例において、 垂直 C C Dの隣接する 2-個の電位井戸は同じ画素 の電荷を転送する。 このようにすれば実質的に垂直 C C Dのダイナミ ック レン ジを 2倍にできる、
    [0046] 従属発明 3 ,クレーム 4
    [0047] 1実施冽において、 垂直 C C Dはクロック D V T Gを備え、 そして各クロック D V T Gの下の電位井戸の電荷は独立に転送される。 1実施例において、 1画 素当たり 1個の D V T Gが配置される。 他の 1 実施例において、 I Tセンサの 垂直 C C Dは 1 画素当たり 2個の D V T Gを備える。 そして隣接する 2個の電 位井戸で 1画素の信号電荷を転送する。 または奇（偶）数番目の電位井戸で信'号 電荷を転送し、 偶（奇）数番目の電位井戸でノィズ電荷（特にスメァノィズ電荷） を転送すろ。 即ち、 2.画素行の電荷をよみだす事、 .または垂直 C C Dの電荷転 送能力を 2倍にする事、 または信号電荷とノィズ電荷を分離して転送する事が 可能になる。 1 画素当たり 2 D V T Gを配置する I Tセンサの実施例において、 奇（偶）数番目の電位井戸が信号電荷を転送し、 そして上流側に隣接する偶（奇） 数番目の電位井戸で非転送電荷を集める事も可能である。 その結果転送効率が 改善される。
    [0048] 従属発明 4 ，ク レーム 5 クレーム 4の 1実施例において、 隣接する 2値のクロック D VT Gの間の中間 チャンネル領域に、 中間直流電位を与える事ができる。 この実施例は特に FT センサに好ましい。 ί実施例において、 上記の中間チヤンネル領域の上に中間 直流電位を持つ ND V T Gが配置される。 この ND V T Gは一定電圧を持つの で、 非常に薄く作ることができ、 高い青感度を持つ。 他の 1実施例において、 垂直 C CDはバルクチャンネルを持ち、 そして露出した中間チヤンネル領域の 表面にイオン注入を実施し、 その下のバルクチャ： ネル領域に一定の中間電位 が付加される。 上記の露出した中間チヤンネル領域は高い青感度を持つ。
    [0049] 従属発明 5 ,ク レーム 6
    [0050] 1実施例において、 垂直 C CDはクロック D VT Gと、 クロック DVTGの間 の中間チヤ ンネル領域に作られた中間直流電位井戸と中間直流電位障壁を備え る。 上記の中間直流電位丼と中間直流電位障壁はクロック D V T Gの間の中間 チャンネル領域の上方に中間直流電位を印加される DVTGを配置する事によつ て、 または上記の中間バルクチャンネル領域の露出した表面に 2回のイオン注 入を実施する事によって作られる。 この実施例を F Tセンサに応用する時に、 音感度が改善される。
    [0051] 従厲発明 6 ,ク レーム 7
    [0052] I ¾施例において、 奇（偶）数番目のクロック ND V T Gの下に '¾位拌戸が作ら れ、 偶（奇）数番目のクロック MD VTGの下に電位障壁が作られ、 上記の電位 井 の電荷が独立に転送されろ。 1実施例において、 1画素当たり 2個のクロッ ク VTGが配置される。 ただし F Tセンサにおいて、 'フィ一ルド期間毎に 上記の ¾位井戸と電位障壁の位置を反対にする事によって、 インタ レース動作 を実施でき、 垂直画素数を等価的に 2倍にでさる。 I Tセンサの 1実施例にお いて、 1画素当たり 1個の ND VT Gを配置する事ができる。 この実施例にお いても、 フィールド期間毎に異なる画素行の信号電荷を転送する事によって、 インタレース動作を実旎できる。 勿論 1画素当たり、 2 NDVTGを備える実 施冽において、 2画素行の信号電荷の並列読みだし、 その他従属発明 3で説明 された電荷転送方式が実施できる。
    [0053] 従属発明 7，ク レーム 8 · *
    [0054] クレーム 1の好ましい動作において、 垂直 C C Dの出力端から注入された空の 電位井戸が 2電位井戸ピッチだけ逆転送された後で、 次の空の電位拌戸が再び 上記の出力端から注入される。
    [0055] 従属発明 8 ,ク レーム 9
    [0056] '好ましい 1実施例において、 垂直 C C Dの各クロック電極は垂直転送クロック 電圧を発生するシフ ト レジスタの出力接点または上記の出力接点によって制御 される電流増幅用バッファ回路の出力接点に接続される。 上記のバヅファ回路 は一般にソースホロワ回路またはソース接地ィンバーター回路であり、 小さい 出力抵抗を持つ。
    [0057] 従属発明 9，ク レーム 1 0
    [0058] 垂直 C C Dがクロック ND V T Gを備える C I E//B転送C CDエリアセンサ (以下 (こおいて 2 EZB転送センサと略称される。 ）において、 各クロック ND V T Gは 2相シフ トレジスタを構成する各インバーターの出力接点または上記 の出力接点によって制御されるバッフ τ回路の出力接点に接続されろ。 このよ うにすれば 2 E/B転送センサの垂直ク口ック電圧を発生でさる。 勿論 4相シ フ トレジスタの奇（偶）数番目のィンバーターの出力接点に各クロック ND V T Gを接続してもよい。
    [0059] 従属発明 1 0 ,ク レーム 1 1 ― .
    [0060] 垂直 C C Dがクロック D V T_Gを備える C I EZB転送 C C Dエリアセンサ（以 下において 1 Eノ B転送センサと略称される。 ）において、 各クロック D VT Gは 2相シフ トレジスタを構成する各インバーターの内、 奇（偶）数番目のイン パーターの出力接点または上記の出力接点によって制御されるバッファ回路の 出力接点に接続される。 このようにすれば 1 EZB転送センサの垂直クロック 電圧を発生できる。 勿論、 4相シフ ト レジスタを構成する 4種類のインバータ —の内の 1種類のィンパ'一ターの出力接点に各クロック D V T Gを直接または バッファ回路を介して接続できる。 また 3相シフ トレジスタを構成する 3種類 のィンバーターの内の 1種類のインバーターの出力接点に直接にまたはバッファ 回路を介してクロック DVT Gを接続してもよい。 即ち、 クレーム 1 1の文言 はシフ ト レジスタの 1転送段当たり 1個の出力接点に各クロック D VT Gを接 続する事を意味ォる。 勿論各クロック D VT Gは各行のクロ ':/ク DVTGを意 味する， クレーム 1 0においてシフ ト レジスタの 1 / 2転送段当たり 1個の出 力接点にクロック ND V T Gが接続さ る。 クレーム 9において、 2相シフ ト レジスタは構造と動作が簡単であり、 垂直方向の画素密度を大きくできるので、 特に好ましい。 本従属発明において、 クロック DVTGに接続されるシフ トレ ジスタのインバーター（出カインバーターと略称される。 ）またはバッファ回路 を構成すろィンバーターはレシオレス動作を実施する事が好ましい。 レシオレ スインバーターはその出力接点を論理放電する評価期間の前に、 上記の出力接 点を一斉に充電する充電斯間を持つので、 垂直 C CDの空の電位井戸の上方の クロック D V T Gは上記の空の電位井戸に電荷が転送される前に、 上記の空の 電位井戸を浅い電位 V Lから深い電位 VHに変化させる。 その結果 1 EZB転 送動作は非常に安定する。
    [0061] 従属 ¾明 1 1 ,クレーム 1 2
    [0062] 1 EZB転送センサまたは 2 EZB転送センサにおいて、 奇（偶）数番目のクロ ':/ ク転送電極と偶（奇）数番目のクロック転送電極は異なるシフ トレジスタによつ て直接に、 またはバッファ回路を介して駆動される。 好ましい 1突施冽におい て&シフ ト レジスタの 転送段当たり 1個の出力接点にクロック 送電極が接 続される。 このようにすれば 1 E B転送または 2 EZB転送に必要な垂直ク ロック電圧を発生できる。 更に、 少ない転送段数を持つシフ トレジスタを撮像 領域の両側に配置できるので、 シフ トレジスタの 1転送段の垂直寸法が 2倍に できる。 そして各シフ トレジスタのクロック電獠周波数を低減できる。
    [0063] 従属発明 1 2.ク レーム 1 3
    [0064] 共通 &送電極 I Tセンサにおいて、 シフ トレジスタの電源電圧を最も深い読み だし電圧 V Rにする事によって、 総ての画素または奇（偶）数番目の画素の信号 電荷を垂直 C C Dに転送する事ができる。 このようにすれば読みだし電圧発生 回路を付加する必要がなく、 上記の読みだし電圧発生回路とシフ トレジスタと ― の干渉も防止できる。
    [0065] 従属発明 1 3 ,クレーム 1 4 - 垂直 C C Dがクロック D V T _Gを備える 1 E / B転送センサにおいて、 各クロッ ク D V T Gは順次スィッチを介して 1相または 2相クロック電源に接続される。 ただし、 上記の順次スイッチは下流側から順番に動作するスィッチである。 こ の E Z B転送センサはクロック線駆動 1 E / B転送センサと呼ばれ-、 クレーム 9の E Z B転送センサはシフ トレジスタ駆動 E / B転送センサと呼ばれる。
    [0066] 従属発明 1 4 ，ク レーム 1 5
    [0067] クレーム 1 4の好ましい 1実施例において、 垂直 C C Dの隣接する 2個のクロツ ク D V T Gはそれぞれ順次スイッチを介して第 1、 ，第 2相クロック電源に接続 され、 そして上記の隣接する 2個の順次スィッチは同時に動作する。 このよう にすれば順次スィツチを駆動するシフ トレジスタの転送段数を垂直 C C Dの D V T Gの半分にできる。 更に順次スィ ツチの動作'を簡単にでさる。
    [0068] 従属発明 1 5 ，ク レーム 1 6
    [0069] 垂直 C C Dのクロック転送電極が順次スィツチを介してクロック ¾源線に接続 されるクロック線駆動 Eノ B転送センサにおいて、 各クロック転送電極は垂直 ¾送を実施する前に、 所定の電位を印加される。 そして、 各クロッ ク転送電極. は電源線から遮断され、 その後で、 順番に順次スィ ッチを介してクロ ッ ク電源 に接続される。 このようにすればクロック転送電極（クロック D V T Gまたは クロック N D V T G )の電位制御が非常に簡単になる。 垂直 C C I〕のクロック D V T Gが順次スイッチを介してクロッ ク電源線に接続される C I E B転送 センサはク口ック線駆動 1 Ε ,/ Β転送センサと呼ばれる。 この 1 Ε ./ Β転送セ ンサにおいて、 すべてのクロック D V T Gは垂直転送を実施する前に、 深い電 位 V Ηになる。 垂直 C C Dのクロッ ク N D V T Gが順次スィ ッチを介してク口 ヅ ク電源線に接続される C I EZB耘送センサはクロック線駆動 2 EZB転送セ ンサと呼ばれる。 この 2 E/B転送せンサにおいて、 垂直転送を-実施する前に、 奇（偶）数番目のクロヅク NDVT Gは深い電位 VHになり、 偶（奇）数番目のク ロヅク ND V T Gは浅い電位 V Lになる。 ただし、 クロック線駆動 2 EZB転 送センサの垂直転送ク口、、Jク電圧波形は複雑になる。 クロック線駆動 E/B転 送センサはクレーム 9に開示されるシフ トレジスタ駆動 E/B転送センサに比 ベてシフ トレジスタの出力抵抗を大きくできる力 その代わり伝送スィッチで ある順次スィツチが小さいチヤンネル抵抗を持つ必要がある。 1実施例におい て、'上記の垂直転送前に実施されるクロック転送電極の初期電位設定は専用の リセッ トスィツチを介して各ク口ヅク転送電極をリセッ ト電源線に接続する事 によって実施される。 共通転送電極 I Tセンサにおいて、 上記のクロック転送 電極をリセ、：/ トする回路手段によって、 听定のクロック転送電極に読みだし電 圧 VRを印加する事ができる。
    [0070] 従属発明 1 6 ,クレーム 1 7
    [0071] クレーム 1 6の好ましい 1実施例において、 上記の垂直転送を実施する前に実 施されるクロ '；/ク転送電極の初期電位設定は順次スィツチを介して各クロック 転送電極に接続される垂直転送用クロック電源線によって実施される。 当然上 記の電位設定を実施する時に、 必要なすべての順次スィッチはシフ トレジスタ によってすべてターンオンされる。 本発明の電位設定技術は共通耘送電極 I T センサにおいて、 必要なクロ ':/ク転送電極に読みだし電圧 V Rを印加する事に よって、 画素から垂直 C CDに信号電荷を転送する時にも応用できる。 即ち、 必要な順次スィツチをターンオンして斩定のクロック線に読みだし電圧 VRを 印加すれば良い。 本発明によれば、 各クロック転送電極はシフ トレジスタによ て制御される順次スイッチを介してクロック線に接続するだけでよいので、 回 路構造と垂直転送ク口ック動作が簡単になる。
    [0072] 従属発明 1 7 ,ク レーム 1 8 . 本発明の EZBfe送センサの好ましい 1実施例において、 垂直 C CDのクロ ", ク転送電極にクロ'ック電圧を直接にまたはパッファ回路を介して印加するシフ トレジスタ、 または上記の順次スィツチを順番にターンオンするシフ トレジス タは撮像部の両側に配置される。 1実施例において、 奇（偶）数番目のクロッ ク 転送電極は左側に配置されたシフ トレジスタに直接または間接に接続されるか， または上記のシフ 卜レジスタによつて制御される順次スイッチを介してクロッ ク線に接続される。 同様に右側のシフ トレジスタは偶（奇）数番目のクロック転 送電極を制御する。 このようにすればシフ ト レジスタの設計が楽になる。 · 従属発明 1 8 ,クレーム 1 9
    [0073] クレーム 1 8の 1実施例において、 各垂直 C C Dの 1行のクロック転送電極を 駆動する 1垂直走査線はその両側から駆動される。 ただし上記の 1垂直走査線 を分割してもよい。 このよう.にすれば順次スィツチまたはシフ トレジスタまた はバッファ回路を小さくできる。
    [0074] 従属発明 1 9 ,ク レーム 2 0
    [0075] E Z B転送センサを使用する T Vカメ ラの 1実施例において、 1 フィ ール ド期 間に総ての画素から信号電荷を出力し、 そして奇（偶）数番目のの画素から出力 された信号電荷を表示する事ができる。 このようにすればフィ一ルド残像を低 減でき、 ダイナミ ックレンジを改善できる。 勿論低照度時に出力された総ての 信号電荷を衷示する事も可能である。
    [0076] 従属発明 2 0 ,ク レーム 2 1
    [0077] E Z B転送 I Tセンサを使用する T Vカメ ラの 1実施例において、 低照度時に フレーム蓄積動作を実施し、 高照度時にフィールド蓄積動作を宾施しても良い。 たとえばこの蓄積動作の切り替えは垂直転送動作を開始する前に、 クロック転 送電極の半分または全部に読みだし電圧 V Rを印加する。
    [0078] 従属発明 2 1 ,ク レーム 2 2
    [0079] E Z B転送 I Tセンサの 1実施例において、 垂直 C C Dは 1 画素当たり 1個の 電位井戸を備え、 そして奇（偶）数画素行の信号電荷と、 ノ イズ電荷を交互に上 記の電位井戸に蓄積し、 そして上記の信号電荷とノィズ電荷を独立に転送する 事ができる。 このようにすれば信号電荷の S /N比、 特に暗電流とスメァノィ _ズに対する S / N比を改善できる。
    [0080] 従属発明 2 2 .ク レーム 2 3
    [0081] クレーム 2 2において、 信号電荷の垂直転送を実施した後で、 垂直 C C Dに残 留するノィズ電荷はクリアされるかまたは再配置される。 このようにすれば隣 接する信号電荷井戸とノ.ィズ電荷井戸のスメァノィズ電荷は大体等しくなるの で、 上記の 2個の電位井戸から出力される電圧を差し引けば、 スメァノイズを 除去できる。 上記のクリアは垂直帰線期間に垂直 C C Dを高速耘送する事によ- てまたは垂直 C C Dに隣接する ドレンに残留ノィズ電荷を転送する事によって 実施できる。 即ち、 本発明の C I E / B転送センサにおいて、 垂直転送の終わ りに電位井戸が実質的に半分になり、 その結果残留ノィズ電荷は次の垂直転送 時に、 奇（偶）数番目の電位井戸にだけ存在する。 したがつてこの残留ノイズ電 荷を除去するか，または再配置し、 そして隣接する 2個の電位井戸の出力信号 を差し引くことによって、 スメァノイズと残留ノィズ電荷は除去できる。
    [0082] 従属発明 2 3 ,クレーム 2 4
    [0083] 1両素当たり垂直 C C Dが 2俩の電位井戸を備える C I E .ZB転送センサにお いて、 1画素の信号電荷を隣接する 2個の電位井戸.によって垂直転送する実施 例において、 または 1両素の信号電荷を残留ノイズ電荷を保持する電位井戸に よって垂直耘送する実施例において、 信号電荷に混入ォるスメァノィズ電荷は 大体一定になる ..従って、 垂直帰線期間に 1画素行（または飽和画素列の 1'画 素行分）のスメァノィズ電荷を記億し、 上記の信 電荷から上記のスメァノィ . ズ電荷を差し引く事によって、 スメァノィズは大幅に低減される。
    [0084] 独立発明 2 ,ク レーム 2 5
    [0085] 1画素当たり垂直 C C が 1電位井戸を備え、 そして 1垂直転送期間に全画素 の信号電荷を出力する C I E B車云送センサの垂直 C C Dにおいて、 残留ノィ ズ電荷を保持する奇（偶）数番目の電位井戸と、 残留ノイズ電荷を保持しない偶 (奇）数番目の電位井戸は大幅に異なるスメァノィズ電荷を持つ。 従ってクレー ム 2 4のように 1両素当たり垂直 C C Dが 2個の電位井戸を持つ必要がある欠 点が有った。 また 1画素行のスメァノィズを記憶して後から出力される各画素 行の信号から差し引く従来技術において、 スメァノィズが大きいと強い光を受 け取り飽和信号電荷を発生する画素（飽和画素）から出力される信号電圧が小さ くなる欠点が有った。 本発明は上記の問題を改善する事を目的とする。 上記の 目的を達成する為に、 本発明は少なく とも飽和画素列の 1画素行分のスメァノ ィズを記憶し、 そして上記の飽和画素列の一部の画素から発生する信号から上 記の記億されたスメァノィズを差し引き、 そして飽和画素列の他の画素から発 生する信号から上記の記億されたスメァノィズを差し引かない事を特徵とする。 このようにすれば、 1 フィールド期間にすべての画素から信号電荷を出力でき る C I E Z B転送センサを作る事ができる。 そして最大信号電圧が小さくなら ない C C Dエリァセンサを作る事ができる。 スメァノィズ電荷は主として強い 光を受け取る飽和画素の下または橫を電位井戸が通過する時に、 上記の電位井 戸に混入する。 従って飽和画素の下または横を通過する電位丼戸から発生する 信号から、 記億されたスメァノ イズを差し引き、 そして飽和画素列の他の電位 井戸から発生する信号から上記のスメァノ.ィズを差し引かない事を特徵とすろ。
    [0086] 従属発明 1 ，ク レーム 2 6
    [0087] 1 ¾施例において、 飽和画素から発生する信号から上^の記憶:されたスメァノ ィズは減算しない。 その結果最大信号電圧は減少しな 、。
    [0088] 従属発明 2 ,ク レーム 2 7
    [0089] 1実施例において、 |§和.画素列の飽 ¾画素よりも下流の一部のまたは全部の画 素から発牛-する ί· '号から上記の記億されたスメァノ ィズを減算しない。 垂直 C C Dが 1画素当たり 1電位丼戸を持ち、 各電位井戸が異なろ画素の信号電荷を 転送する C I Ε Ζ Β転送センサ（C I Ε Ζ Β転送センサは単に Ε Ζ Β転送セン サと略称される事も有る。 ）は飽和画素よりも下流の画素（下流画素と略称され る。 ）の内、 奇（偶）数番目の画素の信号電荷から上記の記憶されたスメァノィ ズを減算する。 これは飽和画素よりも下流の電位井戸の内、 奇（偶）数番目の電 位井戸にスメァノィズ電荷が混入するからである。 即ち飽和画素よりも下流の 電位井戸の内、 偶（奇）数番目の電位井戸は垂直転送期間の最初に作られる為に、 飽和画素の下または橫を通過しない。
    [0090] 従属発明 3，クレーム 2 8
    [0091] 1実施例において、 飽和画素を持たない画素列（非飽和画素列）の画素から発生 する信号から上記の記億されたスメァノィズを減算しない。 このようにすれば ランダムノイズを低减できる。 ただし飽和画素列に隣接する非飽和画素列はス メァノイズを持つ場合があるので、 上記の減算を実施しても良い。
    [0092] 独立発明 3 ,クレーム 2 9 . ' 独立発明 2のスメァノィズ低減技術は独立発明 1の EZB転送センサのスメァ ノィズを効果的に低減する。 しかし独立発明 2の問題はビデオ帯域で動作する 高価な A/D変換器と DZ A変換器を必要とする事である。 その結果固体撮像 装置の価格は増加し、 競争上非常に不利になる。 本発明は上記の問題を改善す る為に、 垂直帰線期間に水平 C CDを低速で駆動し、 そして垂直 C CDから転 送されたスメァノィズ電荷を低速で出力する事を特徵とする。 このようにすれ ば、 低逮 AZD変換器を使用できるので、 コストは大幅に低减できる。
    [0093] 従属発明 1 ,ク レーム 3 0
    [0094] 1実施例において、 Nビッ トの遂次比铰形 AZD変換器が使用されろ。 遂次比 校形 AZD変換器はビデオ帯域並列 A ZD変換器に比べて非常に安価である。 例えば、 安価な 6ビッ トの遂次比铰形 AZD変換器を使用する実施例において、 垂直帰線期間内の約 7 平走査期間に等しい期間に 1水平画素行のスメァノ ィ ズが AZD変換される。
    [0095] 従属発明 2，ク レーム 3 1
    [0096] 1実施例において、 垂直走査期間に遂次比较形 AZD変換器に内蔵される DZ Λ変換器によって、 デジタルメモリから再生されたスメァノィズは D/ A変換 される。 このようにすれば DZA変換器を省略できる。
    [0097] 独立発明 4，クレーム 3 2 独立発明 1 に開示される E Z B転送センサは実質的に従来の 2倍の垂直画素密 度を持つ事ができる。 しかし、 有力な 1形式であるフレーム転送センサ（F T センサ）に上記の E / B転送を応用する時に新しい問題が発生する。 即ち、 一 般的に垂直 C C Dはバルクチャンネルとその上方に配列されたオーバーラップ する転送電極を備えるが、 本発明の E ZB転送センサにおいて、 実質的に各転 送電極が 1画素を構成するので、 同じ色信号を発生する総ての転送電極の光透 過率を等しくする必要がある事である。 -そして本発明の E Z B転送センサにお いて、 各ク口ッ ク転送電極はシフ ト レジスタ、 または上記のシフ ト レジスタに よつ T制御されるバッファ回路、 または順次スィッチを介してクロ 'ソ ク線によつ てそれぞれ独立に駆動される。 その結菓垂直転送速度は各垂直走査線の充放電 速度に依存し、 上記の充放電速度はシフ トレジスタまたはバ' /ファ回路または 順次スィ ツチの抵抗と垂直走査線の抵抗の和と、 垂直走査線の容量の積に依存 する。 その結果垂直走査線のライン抵抗を低減する事が非常に重要になる。 し かし低いライン抵抗を持つ垂直 C C Dのクロ 'ソク転送電極は一般に悪い光透過 率（特に悪い青感度）を持つ。 本発明の目的は上記の問舉を改善する事である。 上記の問題を改善する為に、 本発明は垂直 C C Dの隣接する 2個の転送電極を 垂直 C C Dのチヤンネル領域の上方または垂直 C C D間のチヤンネルス トップ 領域の上方で接続して実質的に 1転送電極を構成し、 そして上 S己の第 1 の転送 電極に厚い膜厚を与え、 そして上記の第 2の転送電極に薄い膜厚を与える事を 特徵とする。 1転送電極を 2分割する事によって、 特に第 2転送電極は高いラ ィン抵抗を持つ。 しか-し第 1転送電極と第 2転送電極が撮像領域の 方で接続 すろ事によって、 第 2転送電極の等価的ライン抵抗は小さくできる。 また 2個 の転送電極によって構成された上記の等価的転送電極はそれぞれ等しい等価率 を持つ。 本発明において第 2転送電極の膜厚はできる限り薄くできる。 .
    [0098] 従属発明 1 ,ク レーム 3 3
    [0099] 1実施例において、 チヤ ンネルストップ領域の上方で第 1 と第 2転送電極は第 3の電極（例えばアルミ二ゥム）を介してまたは直接に接続される。 このようにすれば接続面積を大きく設定でき、 画素感度は低下しない。 1実施 例において低抵抗の第 1転送電極はチヤンネルストップ領域の土方で、 チャン ネル領域の上方よりも大きな垂直幅を持つ。 このようにすれば上記の接続面積 が広くなり、 ライン抵抗が小さくなる。 方向性転送電極（DVT G)を作るため に、 上記の第 1または第 2転送電極をマスクとしてチヤンネル領域に所定のィ オン注入する事も可能である。 各独立発明の他の特徵と効果が以下に説明され るゥ 以下の説明において、 インバーターで構成された 2相シフ トレジスタが使 用されるが、 インバーターで構成された 3相、 4相シフ トレジスタの使用も可 能であり、 BBD， C CDシフ トレジスタの使用も可能である。
    [0100] 以下に各独立発明の他の特徵と効果が捕足される。 独立発明 1の好ましい 1実 施例に関して、 図 4， 5， 6はシフ トレジスタ（S R)駆動形 1 E/B転送センサ がダイナミ ックシフ ト レジスタ（D S R)を使用できる事を開示する。 この事実 は重要である。 即ち。 上記の D S Rのプリチャージ動作によって、 垂直 C CD の DVT Gは深い電位 VHに充電され、 動作が非常に簡単になる。 そして D S Rは CMO S— S Rを採用しなくても消費電力を減らす事ができ、 そして製造 工程を簡単にする。 従って D S Rを使用する EZB転送センサ構造に関するク レームを本発明者は留保す ¾。 そして、 独立究明 1の好ましい 1実施例に関し て、 本発明の EZB転送形 C CDエリァセンサは 1水平期間に隣接する 2画素 ί丁を独立に出力する単扳カラ一 TVカメラまたは磁気カメラに好適である。 こ の事実は重要である。 なぜなら従来の単板 C CDカラー TVカメラは少ない水 平画素数を持つので、 輝度または色信号の解像度が悪か όた。 また従来の C C
    [0101] D磁気カメラにおいて、 2フィールド期間の撮影によって 1 フレーム画像を構 成ォる為に、 動く被写体に対する解像度が悪かった。 本発明によれば隣接する 2画素行を 1水平走査期間に独立に出力できるので、 この悶題は解決される。 従来上記の問題を解決するために、 垂直 C C Dの水平転送段数を 2 ίきにするま たは垂直 C C D数を 2倍にするなどの方法が実施されていた。 これらの方法は 構造と製造工程と S Ν比において悪い結果をもたらす η 従って、 隣接 2画素行 ZH出力動作を実施する EZB転送 C CDエリアセンサ関するクレームを発明 者は留保する。
    [0102] 更に独立発明 1の C I EZB転送センサの説明を以下に追加する。 従来の EZ B転送は実質的に各クロック電圧がそれぞれ対称的である N相クロック転送方 式であり、 Nの增加は転送速度に反比例するので、 1水平帰線期間に 1画素行 以上の信号電荷を出力する必要がある C CDエリァセンサの垂直 C CDに使用 できなかった。 本発明の C I EZB転送方式は非常に多くのクロック相を使用 する点において従来の EZB転送方式と同じであるが、 C C Dの最初の半分の 画素行の信号電荷を出力するまで上記のクロ、ソク電圧を非対称クロック電圧と し、 その後で実質的に 1 または 2または 4相クロ、:/ク電圧とする点に特徴があ る。 その結果転送する前に一斉に入力されている C C Dの信号電荷は順番に出 力される。 従って本発明の C I EZB転送方式は S P S形 C CD構造の出力用 C CDまたは C CDラインセンサなどにも応用できる。 更に上記の C I E/B 転送方式を C CDエリァセンサの垂直転送に使用する事、 その実際の垂直転送 動作、 その好ましいまたは必要な回路構成、 その新規な応用と効果などは公知 では無かった。 本発明者は C CDエリアセンサにおいて、 1水平期間に 1個ま たは 2個の空の P W (電位井戸）を注入し、 そして注人された上記の の P Wを 1 水平期間にすこしだけ逆転送すれば良い事に気がついた。 本発明によれば同 じ V T G (垂直 C C Dの転送電極）数を持つ垂直 C C Dによって従来より 2倍の 垂直画素数を確保できる。 なお、 本明細書において、 0 丁 0(方向性¥丁 0) はその下に P B (電位障壁）と PW (電位井戸）を持つ V T Gであり、 N D V T G (非方向性 V T G)はその下に P Bと P Wのどちらかを持つ V T Gである。 D V T Gを使用する本発明の C I EZB転送法は 1 EZB転送と呼ばれ、 NDVT Gを使用するそれは 2 Eノ B転送と呼ばれる。 そして浅い電位 V Lは信号電荷 を蓄稜しない電位であり、 深い電位 VHは信号電荷を蓄積する電位である。 即 ち、 Nチャンネル C C Dにおいて、 浅い電位 V Lはより負のクロック電圧であ り、 深い電位 V Hはより正方向のクロック電圧である。 本発明は I Tセンサ（ィ ンタライン転送エリァセンサまたはフルフレーム転送形 F Tセンサ（フレーム 転送エリアセンサ）の垂直 C CDに ΪΕ用できるが、 垂直 C CDと水平 G CDの 間にバッファ C CD (蓄積 C CD)を備える通常の F Tセンサの垂直 C CDにも 応用できる。 バッファ C G Dを備える通常の F Τセンサのバッファ C CDを垂 直 C CDと同じシフ トレジスタで駆動する事も可能であるが、 ·この実施例にお いて、 垂直 C CDの VT ^だけ転送前にリセッ トする事によって垂直 C CDだ け C I EZB転送を実施し、 バッファ C CDは 2相または 4相転送を実施する。 本発明の 2 EZB転送を実施する F Tセンサにおいて、 P Bと PWの初期位置 を変更する事によって、 インタレースを実施する事ができる。 '
    [0103] 独立発明 2 (クレーム 2 5 )は独立発明 1 (クレーム 1 )の固有のスメァノィズパ ターンの抑圧に非常に効果があり、 両者を一緒に使用する事によって大きなダ イナミ ックレンジと小さなスミァノィズを持つエリァセンサを製造できる。 独 立発明 3 (クレーム 2 9)は独立発明 2の欠点で.ある回路の複雑化とコストの增 加を抑圧するので、 独立発明 1， 2 , 3を一緒に実施する事によって、 実用性の 高いエリァセンサを製造する事ができる。 独立発明 1を使用する 1 EZB転送 形 F Tセンサを従来の 2層電極技術で製造する時に、 奇（偶）数行の画素感度と 偶 数行の画素感度が異なるので、 大きなパターンノィズが発生する欠点が あるつ 独立究明' 1 (ク レーム 3 2)を使用する事によって、 上記の欠点が改善さ れ、 良い性能を持つ FTセンサを製造できる。
    [0104] 「発朋を実施するための最良の形態 」 . -
    [0105] ¾ 1 と図 2は独立発明 1に開示される連続注入 Eノ B転送セ-ンサの 1実施例ブ ロック回路図である。 図 1において、 撮像領域 1に水平方向に配置された垂直 走査線 3は垂直転送ク口ヅク電圧を発生するシフ トレジスタ（V S Rと略称さ れる ) 2 A, 2 Bによって駆動される。 シフ トレジスタと垂直走査線の問に、 電流増幅用バツフアインバ一タを配置できる事は当然であるので、 以下におい て、 垂直走査線 3をシフ.トレジスタによって直接に駆動する実施例を説明する c 垂し 走查锒 3は一般に垂直 G CDの転送電極と一体化しているので、 両者は同 じ符号を与えられる。 図 1において、 各垂直走査線 3はシフ ト レジスタ 2 Aと 2 Bによって駆動されるので、 その充電と放電は高速になる。 2 Aと 2 Bは同 じ動作をする。 3を半分に分割しても良い。 水平 C C D 5 Aは転送電極 4 Aに よって、 垂直 C CDまたはバッファ C C Dに接続される。 水平 C CD 5 Bは転 送電極 4 Bによって、 水平 C C D 5 Aに接続される。 図 2において、 奇（偶）数 番目の垂直走査線 3 Aはシフ トレジスタ 2 Aの出力接点にそれぞれ接続され、 偶（奇）数番目の垂直走査線 3 Bはシフ ト レジスタ 2 Bの出力接点にそれぞれ接 続される。 図 1 , 2において、 画素とバッファ CCDと垂直 C CDは省略され ている。 図 3 (Aから F-)において、 図 1の構造を ί つ 1 E/B転送動作が説明 される。 ただし、 2 Β.4 Β.5 Βは省略される。 垂直 C CD 6は DV T G 3 CU から Ζ)を持つ。 3 Ζと 5 Αの間に転送電極 4 Αが配置される。 3 Zと 4 Aの 間にバツファ C C Dを配置する事は可能である。 転送を開始する前に 3 から 3 Zは深い電位 V Hに充電され、 その下の各電位井戸に信号電荷 Q 1から Q 6 が蓄積される。 もちろん信号電荷は I Tセンサにおいて画素列から注入さ.れ、 FTセンサにおいて、 光によって、 注入される。 図 3 Aにおいて、 3 Zが浅い 電位 V Lになり、 Q 1は 3 Zの下から 4 Aを介して、 水平 C C D 5 Aに転送さ れる。 4 Aと 5 Aのクロック動作は周知であり、 詳細な説明は省略される。 図 3 Bにおいて、 3 Zは深い電位 VHになり、 3 Yは浅い電位 V Lになる。 そし て Q 2は 3 Zの下に耘送される。 図 3 Cにおいて、 37,と 3 は浅ぃ電位 し になり、 3 Yと 4 Aは深い電位 V Hになり、 Q 2は水平 C C D 5 Aに転送され、 Q 3は 3 Y.の下に転送される 9 同様に図 3 Dから図 3 Fの動作によって各信号 II荷 Q 3から Q 6は独立に垂直転送される。 垂直走査線 3 (Aから Z)はシフ ト レジスタ 2 Aの各出力接点にそれぞれ接続される。 図 3 (Aから F)において、 シフ ト レジスタ 2 Aの入力端 2 Cから転送パルス情報である浅い電位 V Lと深 い電位 VHを交互に注入する事によって、 上記の垂直転送を実施できる事が理 解される。 1水平期間に 1両素行を出力する 1実施例において、 図 3 Aと図 3 B、 または図 3 Bと図 3 Cの転送動作が水平帰線期間に実施され、 そして水平 走查期間に水平 C CD 5 Aは信号電荷を水平転送する。 図 3 (Aから F)におい て、 0で表される空の電位井戸（PW)が 2 PWピッチだけ逆転送される毎に、 次の空の PWが注入される事が理解される。 図 3 (Aから F)の 1 EZB転送に おいて、 空の PWは浅い電位 V Lから深い電位 V Hにされた後で、 信号電荷を 受け取る事が望ましい。 浅い電位 V Lを持つ D V T Gを深い電位 VHに再び充 電する良い方法は上記の D VT Gに隣接する上流の D VT Gに浅い電位 VLを 印加する前に、 すべての DVT Gに深い電位 VHを印加する事である.。 シフ ト レジスタ 2 Aの出カインバータ（またはバッフアインバータ）を充電期間と放電 期間を持つレシオレス形ィンバータにすれば、 上記の動作は簡単に実施できる。 図 4 (Aから F)に図 2の構造を持つ 1 EZB転送動作が説明される。 図 4 (A から F)は図 3 (Aから F)と同じ動作伏態を持つ。 ただし図 4 (Aから F)にお いてシフトレジスタ 2 Aと 2 Bは交互に深い電位 VI-Iになる。 2 Aと 2 Bの上 記の動作はシフ トレジスタの出力インバータをダイナミ ック形特にレシオレス 形にすれば簡単に作る事ができる。
    [0106] 好ましい 1実施例において、 片方のシフ ト レジスタの充電動作が他のシフ トレ ジスタの評価（放電）動作より早く始まる事が好ましい。 ダイナミ ツク形特にレ シォレス形バッフアインバータを使用する実施例においても、 図 3 (Aから F) と図 4 (Aから F)のクロック動作は可能である。 ただし、 インバータの充電動 作はその出力接点に深い電位 VHを与えるク口ック動作であり、 その放電動作 はその出力接点に浅い電位 V Lを印加するクロック動作である。 本発明の 1 E /Bg送が非常に簡単なク.口、ソク動作によって実施で.きる事がわかる。 図 3 (A から F)と図 4 (Aから F)において、 信^電荷の転送の後で再び各 D V T Gに 深い電位 VHを印加すれば、 次の 1 EZB転送を実施できる。 図 5は図 4のシ フ 卜レジスタの 1実施例等価回路図である。 勿論図 3のシフ ト レジスタも図 5 と基本的に同じ構造を持つ事ができる， 垂直走査線 3 Z , 3 Y， 3 Xはシフ トレ ジスタ 2 Λ.2 Βの出力インバータ 1 1 Αの出力接点 1 2 A, 1 2 A'に直接接 統される。 勿論、 両者をスィッチによって接続しても良い。 1 1 Aは充電スイツ チ 8 Aと評価スィツチ 9 Aと放電スイッチ 1 ,0 Aを持つダイナミ ヅクインバー タである。 2値の出力インバータを接続する接続用インバータ 1 1 Bは放電ス イッチ 1 0 Bと評価スィッチ 9 Bと充電スィツチ 8 Bを持つ。 1 1 Aと 1 1 B は接続スィツチ 7 Aと 7 Bによって交互に接続される。 図 6は図 5の 2相シフ トレジスタ 2 A， 2 Bの 1実施例動作図である。 ただし、 1 4は 2 Aの動作図 であり、 1 4 'は 2 Bの動作図である。 ク.ロヅク電圧 V Γ , V 2'は 2 Bに印加 され、 クロック電圧 V 1 , V 2は 2 Aに印加される。 1 4の Pは出力接点 1 2 Λの充電状態を表し、 Hは保持状態を表し、 Eは評価（放電）状態を表す。 同様 に、 1 4'の P'は 2 Bの出力接点 1 2'の充電状態を表し、 H'は保持状態を表 し、 E'は評価状態を表す。 MO S 2相シフ ト レジスタの動作は周知であり、 詳細な説明は省略される。 図 6において、 Eは P'より遅れて動作し、 E'は P より遅 て動作する。 図 6において、 1水平帰線期間に P .Η,Εを配置する事 によって、 1画素行の信号電荷を水平 C CDに転送できる。 図 5において、 1 O Aを遮断し、 8 Aを導通させる事によって、 各 D V T Gに深い電位 V Hを印 加する事ができる。 この時、 充電用電源電圧 VDを最も深い電位 VRに変更す れば、 共通転送電極形 I Tセンサの AT G (画素容量と垂直 C C Dを接続する スィツチのゲート電極）に読みだしパルス電圧を印加で 5、 両素の信号電荷を 垂 ¾ C C Dに転送でさる。 図 7はシフ ト レジスタ 2 Aによつて駆動されるバッ ファインバータ 1 5の出力接点に垂直走査線 3 Zを接続する実施例を表す。 ダ イナミ ヅクインパータ 1 5によって、 図 3 (Aから F)と図 4 (Aから F)の転送 ク.ロックを発生でさる。 たとえば図 6において、 P期間に充電スィッチ 1 5 A が導通し、 放電スィツチ 1 5 Cが遮断する。 H期間に 1 5 A, 1 5 Cが遮断す ろ。 E期間に 1 5 Aは遮断し、 1 5 Cは導通すろ。 図 8は図 7の変形実施例で あるつ 接続スィツチ 1 6は図 7の放電スイッチ i 5 Cと同じ動作をする。 図 9 はク レーム 1 0を説明する動作図であり、 図 1の構造を持つ 2 E./Bfe送セン サのシフ ト レジスタ 2 Aの動作図である。 シフ ト レジスタ 2 Aは出力インパー タ 1 1 Λと出カインバータ 1 1 Bを交互に接続して構成される。 そして垂直走 査線 3 (Zから W)は各出力インバータの出力接点 1 2 A， 1 2 Bに接続される。 時刻 tOから t 6の期間に、 2相シフ トレジスタ 2 Aの各出力接点は図 9のよう な変化をするので、 奇（偶）数番目の N'DVT Gの下に蓄積された信号電荷を独 立に垂直転送できる。 図 9の垂直走査線の'電位変化は図 1 0 (Aから H)と同じ であるので、 垂直転送状態は図 1 0 (Aから H)と同じである。 垂直転送を実施 する前に、 奇（偶）数番目の ND VT Gに深い電位 VHを印加し、 偶（奇）数番目 の ND VT Gに浅い電位 VLを印加する事は当然であり、 1 1 A.1 1 Bをダ ィナミ ック形インバ一タとする事により簡単に実施できる。 勿論特別の充電ス イッチを付加しても良い。 3 Zは下流の垂直走査線であり、 3Wは上流の ND VT Gである。 図 1 0 (Aから H)は図 2の構造を持つ 2 EZB転送センサを表 す動作図である。 ただし、 シフ トレジスタ 2 A, 2 Bの記載は省略されている。 2 Λは ND V T G 3 (Z， X , V)を駆動し、 2 Bは ND V T G 3 (Y ,W， U)を駆 動する。 2 Aと 2 Bを交互にク aヅク動作さ,せる事によって、 信号電荷 Q 1 , Q 2 , Q 3を独立に転送できる。 図 9 ,図 1 0において、 シフ トレジスタ 1 1 A, 1 1 Bは 2相スタチック形シフ トレジスタによって、 構成できる。 勿論 4祖シ フ トレジスタなどの使用も可能である。 図 9のシフ トレジスタ 2 Aにおいて、 インバータ 1 1 と 1 1 Bは交互に評価（放電）動作 Eと保持動作 Hを実施する ので、 シフ トレジスタ 2 Aは 2相ダイナミ 'ソク（特にレシオ）形式とする事がで さる。 図 1 0 (Aから H)の奇（偶）数番目の ND VT Gを駆動するシフ ト レジス タ 2 Aと、 偶（奇）数番目の ND V T Gを駆動するシフ トレジスタ 2 Bはそれぞ れ保持動作 Hと評価動作 Eを交互に実施するので、 ダイナミ ツク〈特にレシオ） 形シフトレジスタを使用できる。 図 9 ,図 1 0 (Aから H)において、 2 A, 2 B はレシオレス形出カインバータを備えるシフ トレジスタによって、 構成できる c ただし、 充電動作期間 Pの出力接点の電位変化を垂直走査線に伝達しないよう に、 充電期間 Pにシフ トレジスタと垂直走査線を接続するスイッチは遮断され る。 図 1 1 A (Aから C)は 1 E/B転送 I Tセンサの残留電荷 QNRを表す動 作図である。 垂直帰線期間の最初に、 垂直 C CD 6の各電位井戸 3 (Ζ'から S ')は図 1 1 Aの状態になる。 即ち、 残留電荷 QN'R( 1から 4)は PW3 Z' , 3 X' .3 V' , 3 T'にそれぞれ蓄積されている。 次に、 残留電荷 QNR 2.QNR 4を 1 PWピッチだけ垂直転送する。 この垂直耘送は PW 3 Y' , 3 W' , 3 U'， 3 S，に深い電位 V Hを印加し、 そして P W3 X' , 3 T'に浅い電位 V Lを印加 する事によって実施される。 このクロック動作はたとえば図 5において、 隣接 する 2個の充電スィツチ 8 Aをそれぞれ異なる充電用電源 V D 1 ， V D 2に接 続し、 放電スイツチ 1 0 Aを遮断し、 8 Aを導通し、 上記の VD 1 , VD 2を 変更すれば良い。 もちろんバッファインバータを備える実施例においても、 ダ イナミ ツ ク形バッ フアインパータの充電スィッチを上記の充電スィッチと同様 に動作させればよい。 その結果、 残留電荷は図 1 1 Bの配置を持つ。 その後、 オペての D V T Gに深い電位 V Hが印加され、 そして奇（偶）数番目の PW3 Z ' .3 X ' , 3 V ' , 3 T 'に画素から信号電荷 Q 1 , Q 2， Q 3. Q 4が転送される。 図 1 1 Cは上記の状態を表す。 そして、 P W3 Z'の電荷と PW3 Y'の電荷は 隣接する 2個の水平 C CDによって出力され、 そして出力された 2個の出力電 圧が減算される。 次に PW3 X'と PW3 W'の電荷が同様に出力され、 減算さ れる。 このようにすればスメァノイズは垂直相関によって、 相殺される。 フィ ールド期間毎に出力する信号電荷を変更してィンタ レースを実施する事は^然 であろ。 図 i 1 (Dから F)は 2 EZB転送センサに上記のスメァノ イズ減算技 術を使用する事を説明する動作図である。 図 1 1 Dは垂直帰線期間の最初の残 留電荷の配置を表す。 図 1 1 Eは奇（偶）数番目の残留電荷を i電位井戸（PW) ピ チだけ転送した状態を表す。 .図 1 1 Fは画素から信号電荷 1., Q 2 ,Q 3 を垂直 C C D 6の電位井戸 3 Z' .3 V' , 3 R 'に転送した状態を表す。 基本的 な動作は上記の 1 EZB転送 I Tセンサと同じである。 図 1 1 (八から ）に説 明された残留電荷の再配置の他に、 垂直帰線期間に残留電荷を垂直 C CD 6か ら排出し、 そして隣接する 2個の電位井戸の電荷を減算してもよい。 図 1 2は クレーム 5に開示される中間電位 1 転送センサを表す 1実施例断面図で ある。 Ντ形基板（4 X 1 0 4]·原子/ C C) 2 0の上に P形ゥエル領域（ 2 X 1 0 【 1 5 }原子 C C 3 2が作られる。 ただし〖 ）は指数項を表ォ。 その上 に、 N形バルクチャンネル領域（ 1 X 1 0 [1 6 )原子 Z C C) 2 2が作られる。 領域 2 2の一部の表面にボロンイオンが注入されて、 電位障壁領域 3 が作ら れる。 そして領域 2 2の表面に絶緣膜 3 6を介して DVT G 3 7 A.3 7 Bが 作られる。 そして瞵接する 2個の D VT G 3 7 A , 3 7 Bの間の中間チヤンネ ル領域 2 2 Aの上に直流電位を持つ NT D V T G 3 5が作られる。 図 1 3は図 1 2のチヤンネル電位図である。 中間チヤンネル領域 22 Aには中間電位 VMが 与えられる。 クロックされない ND VT G 35は非常に薄くできるので、 1 E ZB転送 F Tセンサの青感度が改善される。 図 1 2の 1実施例において、 中間 チヤンネル領域 2 2 Aの表面にポロンイオンの注入によって電位障壁領域を作 れば、 上記の ND V T G 3 5を省略する事ができる。 その桔杲青感度はさらに 改善される。 中間チャンネル領域 2 2 Aの表面へのイオン注入と、 DVTGの 下の電位障壁領域へのイオン注入は同じ工程によって実施できる。 上記の説明 によって、 本発明のシフ トレジスタ駆動 EZB転送センサが F Tセンサと I T センサの垂直転送に使用できる事、 上記の垂直 送によってノ ンインタレース 出力方式または 2画素行読みだしィンタレース出力方式の実施が可能である事 が理解される。 更にインタ レースノノ ンインタ レース方式の切り替え、 フ レー ム蓄積モー ド Zフィールド蓄積モー ドの切り替えも可能である。 垂 [ftC CDの どちらかまたは両方を使用して、 1画素行の信号電荷を転送する 1画素行読み だしィンタレースも可能である。 スメァノィズが小さい時に 2画素行読みだし インタレース.を実施し、.スメァノ ィズが大きい.時にク レーム 2- 3 , 24のスメ ァノィズ低减技術を利用する事も可能である。 図 1 4はクロック線駆動 1 EZ B転送センサを説明すろ 1実施例等価回路であり、 図 1 5はクロック線 2 Υ' ,
    [0107] 2 Ζ 'に印加される 2相クロ 'プク電圧 V 1 , V 2の波形図である。 図 1 4 ,図 1
    [0108] 5はクロ Vク線駆動 1 Ε/Β転送センサの駆動回路を表す。 垂直 C C Dの D V T Gに接続される垂直走査線 3 (Ζから V)は順次スィ ヅチ 1 6 (Vから Ζ)によ て、 クロック線 2 Ζ， 2 Υに接続される。 上記の順次スィッチ はシフ トレジスタ 2によって制御される。 シフ トレジスタ 2の入力端 2 Xに転 送パルス情報を入力する事によって、 順次スィッチは 1 6 Z， 1 6 Yから順番 に導通する。 図 1 5において、 T 1期間は非転送期間であり、 垂直 C CDの各 電位井戸に信号電荷が蓄積される。 FTセンサにおいて、 T 1期間に全順次ス イッチが導通し、 2 Z， 2 Yは深い電位 VHになり、 全垂直走査線は深い電位 VHになり、 信号光が垂直 C C Dの各電位井戸に電荷を蓄積する。 同様に I T センサにおいて、 T 1期間に垂直 C C Dの各 D V T Gは V Hになり、 画素列の 電荷が D VTGの下に転送される。 共通転送電極形 I Tセンサにおいて、 T 1 期間に全順次スィッチが導通され、 V I . V 2は読みだし電圧 VRになる。 そ の結果画素列の電荷は D V T Gの下に転送される。 勿論ィンタレースを実施す る為に、 2 Z' , 2 Y'に交互に VRを印加してもよい。 そしてその後で 2 Z' , 2 Y'は深い電位 V Hになる。 転送パルス情報の入力によって、 全順次スイツ チは垂直転送期間の終わりに自動的に導通している。 非転送期間 T 1において、 垂直 C 00の0 で（ の下に電荷0 1から Q 8を転送または蓄積した後で、 全 順次スィツチは遮断される。 この遮断はシフ トレジスタ 2をダイナミ ック動作 させろ事によってまたは順次スィッチのゲ一トに特別のスィヅチで浅い電位 V Lを印加する事によって実施される。 従って各 D V T Gは浮遊電位 V Hを持つ。 次の t 1力、ら t 9期間に信号電荷 Q 1、 Q 2 , Q 3が垂直 C C Dから出力される 事が図 1 6 (Aから L)によって説明される。 t l期間に V 1は浅い電位 Vしに なり、 V 2は深い電位 V Hであり、 そして 1 6-Ζ, Ι 6 Υが導通する。 そして Q 1.. 転 ー ト 4 Αを介して水平 C CD 5 Aに転送される。 t 2期間に V 1 ,
    [0109] V 2は深い電位 V Hになる。 t 3期間に V 1は深い電位 V H、 V 2は浅い電位 Vしになる。 そして Q 2は D V T G 3 Yの下から D V T G 3 Zの下に転送され る。 t4期間に V 1 , V 2は深い電位 VHになる。 t 5期間に V 1は浅い電位 V L、 V 2は深い電位 V Hになる。 そして 1 6W.1 6 Xが導通する。 その結果 Q 3は DVT G 3 Xの下から DVT G 3 Yの下に転送される。 t6期間に V 1，
    [0110] V 2は深い電位 V Hになる。 t 7期間に V 1 は深い電位 V H、 V 2は浅い電位 V Lになる。 そして t 7期間に V 1は深い電位 V H、 V 2は浅い電位 V Lにな る そして Q 3 ,04カ《 1 DVT Gピッチ（1電位井戸ピッチ）だけ転送される。 t8期間に V 1 , V 2は深い電位 VHになる。 t9期間に V 1は浅い電位 VL、
    [0111] V 2は深い電位 V Hになる。 そして 1 6 U, 1 6 Vが導通する。 その結果 Q 4， Q 5 , Q 6が 1 D V T Gピツチだけ転送される。 このようにすれば非常に簡単 に連続注入形 1 EZB耘送を実施できる。 特に L 1，t 5 ,t 9期間にクロヅクバ ルス電圧 V 1の印加（変化）と順次スィツチの導通を同時に実施できる事は転送 動作を非常に簡単にする。 更に隣接する 2個の順次スイツチを同時に導通でき る事は転送動作を非常に簡単にし、 シフ トレジスタを小形にする。 I Tセンサ において、 T 1は垂直帰線期間であり、 t 1から t4期間は 1水平帰線期間内に 配置さ.れる。 バッファ形 F Tセンサにおいて、 T 1は垂直走査期間であり、 T 1以外の期間は垂直帰線斯間に配置される。 図 1 7はクレーム 6に開示される 中間電位形 I EZB転送センサを説明する 1実施例断面図である。 基本的に図 1 7は図 1 2と同じである。 ただし、 直流電極 3 5の下に電位障壁領域 34が イオン注入によって付加され、 その結果中間電位障壁領域 2 2 Cと中間電位井 戸領域 2 2 Bが中間チャンネル領域に作られる。 この C C D構造は 1相 C C D として公知である。 図 1 8は図 1 7の電位図である。 図 1 9は図 1 7の変形実 施例であり 直流電極 3 5を省略して中間チヤンネル領域 2 2 Aの表面に 2種 類のイオン注入を実施して、 第 1電位障壁 34 Cと第 2電位障壁 34が作られ る。 そ.の結果中間チャンネル領域に異なる電位を持つ中間電位障壁領域 2 2-C と中間電位井戸領域 2 2 Bが作られる。 好ましい実施 において、 第 2電位障 壁 34 Bと電位障壁 34は同じイオン注入工程によって作られる。 この C CD 構造はバーチャル C CDとして公知である。 図 2 0は図 1 9の電位図である。 図 2 1は図 1 7と図 1 9の C C D構造を持つクロ .；/ク線駆動形 1 E/B転送セ ンサの駆動回路を表す。 各垂直走査線 3 (Zから T)はシフ トレジスタ 2によつ て制御される順次スィツチ 1 6 (Zから T)によってクロック線 2 Yに接続され る。 図 2 2は図 2 1のクロック線 2 Yに接続される。 図 2 2は図 2 1のクロッ ク線 2 Yに印加されるクロック電圧 V 1の波形図である。 これは基本的に図 1 5と同じである。 非転送期間 Τ 1に全 D VT Gに中間電位 VMが印加され、 D V T Gの下の電位井戸 P WVと中間チヤ ンネル領域の電位井戸 PWMは中間電 位 VM'を持つ。 そして垂直 C C Dの全電位井戸に電荷が蓄積または転送され る。 図 23 ( Αから L)は図 2 1、 図 2 2のクロック線駆動形 1 E B転送セン ザの垂直 D 6の動作を表す。 DVT G 3 Z, 3 X, 3 V, 3 Tの間に直流転 送電極 3 Y.3 W, 3 Uが配置され、 それらの下に電荷 Q 1から Q 7が蓄積され る。 T 1期間に全順次スィッチは導通するので、 2 Yによって D VT Gに中間 電位 VMを印加できる事は図 1 4 ,図 1 5，図 1 6 同じである。 I Tセンサに おいて、 深い電位 V Hまたは読みだし電位 V Rを印加してもよい。 そして T 1 期間の終わりに全順次スィッチは遮断され、 VMを持つ各 D V T Gは浮遊電位 を持つ。 図 23 Aはこの状態を表す。 図 2 3 Bは t 1期間の状態を表し、 V 1 は浅い電位 V Lになり、 I 6 Zは導通し、 Q 1は 4 Aを介して水平 C C D 5 A に耘送される。 図 2 3 Cは t 2期間の状態を表し、 V 1 は深い電位 V Hになり、 Q 2は 3 Yの下から 3 Zの下に転送される。 図 2 3 Dは t 3期間の状態を表し、 V 1は浅い電位 V Lになり、 Q 2は 5 Aに転送される。 図 2 3 Eは t4期間の 状態を表し、 V 1は浅い電位 V Lになり、 1 6 Xは導通される。 その結果 Q 3 は 3 Xの下から 3 Yの下に転送される。 図 23 Fは t 5期間の状態を表し、 V 1 は深い電位 VHになり、 Q 3 , Q 4は 1電位井戸ピッチだけ転送される。 同 様にして図 23 Gから図 23 Lによって、 t 6期間から t l 1期間の状態が示さ れる。 t 2.,t3',t4期間に垂直 C CDは 1行の信号電荷を出力し、 t 5 ,t 6 ,t7 期間に、 次の 1行の信号電荷を出力する。 この転送方法は非常に簡単である特 徴を持つ。 1:4 ，t7，t 1 0期間に順次スィツチを 1値導通する事によって、 1 電位井戸の電荷を 1電位井戸ピッチだけ転送できる事は大きな利点である。 そ して図 1 7、 図 1 9の構造は F Tセンサの青感度を改善する。 中間直流転送電 極 3 5は非常に薄くできる。 図 24は独立発明 2のスメァノィズ低減技術を説 明する 1実施冽等価回路図である。 説明を簡単にする為に、 固体撮像素孑 1 A は従来の 2相クロック転送方法によって、 1水平走查期間に 1画素行を出力す る I Tセンサであると仮定する。 I Tセンサ 1 Aは撮像領域 1 と水平 C C D 5 を備える。 画素列と垂直 C C Dの記載は省略される。 垂直走查期間に水平 C C D 5から出力された信号電荷 Q Sは増幅器 9 2で信号電圧 V Sに変換され、 V Sは比铰器 9 3と減算回路 1 0 0に入力する。 垂直帰線期間に水平 C C D 5か ら出力されるスメァノィズ電荷 Q N Sは 9 2でスメァノィズ電圧 V N Sに変換 され、 V N Sは A Z D変換器 9 6を介して、 デジタルメモリ 9 7に雲己億される。 少なく とも飽和画素列に対する 1画素行分のスメァノイズ電圧が記億されるが、 全画素列に対する 1画素行以上のスメァノィズ電圧を記億しても良い。.垂直走 查期間にデジタルメモリ 9 7は D Z A変換器 9 8を介してスメァノィズ電圧 V N Sをスィッチ回路 9 9に送る。 スィッチ回路 9 9は特定の条件において、 D / A変換器 9 8から出力されるスメァノィズ電圧 V N Sを减算回路 1 0 0に伝 達する。 以下において、 上記の特定の条件が説明される。 撮像領域 1の各画素 の内、 M域 9 1 Aに強い光が入力している事と、 ブルーミ ング抑圧手段を持つ 事と、 垂直帰線期間に垂直 C C Dに残留する残留電荷を高速転送によってクリ ァする事が仮定される。 このクリア転送によって、 垂直 C C Dに残留する残留 荷はクリアされるので、 スメァノイズは低減される。 しかし、 上記の残留電 荷のクリアによって、 飽和画素領域 9 1 Aの下流の領域（下流領域と略称され る。 ） 9 1 Cのスメァノイズ電荷（残留電荷）は領域 9 1 A , 9 1 Bに比べて非常 に小さくなる。 その結果、 領域 9 1 A (飽和画素頜.域と略称されろ。 ）の 1：流の 領域（上流領域と略称される。 ）9 1 Bから発生する信号電荷に大きなスメァノ ィズが混入する。 独立発明 2の 1実施例において、 9 1 Aから発生する信号電 圧からスメァノイズ電圧を減算しない。 その結果 9 1 Aの信号電圧は小さくな らない。 独立発明 2の他の 1実施例において、 非飽和画素列 9 1 Fから発生す る信号電圧からスメァノイズ電圧を減算しない。 その結果 9 1 Fの信号電圧の ランダムノ イズは低減される。 独立発明 2の他の実施例において、 下流領域 9 1 Cから発生する信号電荷からスメァノイズ電圧を减算しない。 その结果スメ ァノィズ電荷を持たない 9 1 Cの信号電荷は負のスメァノィズを持たない。 具 体的な動作が以下に説明される。 9 2から出力ざれた信号電圧 V Sは比校器 9 3で飽和信号電圧 V S maxと比铰される。 V S V S maxである時に、 9 3は 0 を出力する。 9 3はアンド回路 9 5 A , 9 5 Eと、 インバータ 9 5 Bに論理信 号 V Cを送る。 9 5 Aはラインメモリ 9 4の出力信号 V Mと 9 3の出力信号 V Cのアンド信号をラインメモリ 9 4に送る。 ラインメモリ 9 4は水平 C C D 5 と同期して駆動される。 その結果ラインメモリ 9 4は領域 9 1 Aと 9 .1 Bの信 号電圧に対して、 0を出力する。 インバータ 9 5 Bは領域 9 1 Aの信号電圧に 対してだけ、 1を出力する。 従って、 9 4と 9 5 Bから論理信号を受け取るノ ァ回路 9 5 Cは領域 9 1 Bの信号電圧に対してだけ、 0をオア回路 9 5 Dに出 カオる。 その結果 9 5 Dによって制御されるスィッチ回路 9 9は上流領域 9 1 Bの信号電圧に対してだけ、 7から再生されたスメァノィズ電圧を减算回路 1 0 0に送る。 即ち、 領域 9 1 Bの信号電圧からだけスメァノイズ電圧が減算 される。 垂直帰線期間の最初にラインメモリ 9 4の各記億セルは 1 にリセッ ト される。 固体撮像素子 1 Aが E Z B耘送形 I Tセンサであり、 垂直帰線期間に 垂直 C C Dの残留電荷をクリアする実施例において、 図 1 4の回路を使用する 事ができる。 1 画素当たり 1 D V T Gまたは 2 N D V T Gを備え、 そして 1水 平走查期間に 2画素行を独 5：に出力し、 上記の残留電荷のク.リァを実施しない E Z B転送センサにおいて、 下流領 ¾ 9 1 Cの奇（偶）数番目の電位井 Pは残留 電荷を持ち、 偶（奇：)数番目の電位井戸は残留電荷を持たない。 故に、 奇（偶）数 番目の電位井戸の ί言号電荷が出力される時に、 アン ド Θ路 9 5 Εへ入力する ロック V Xを 1 にすれば良い。 その結果スィツチ回路 9 9が導通して減算回路 i 0 0は減算を実質的に実施し、 9 1 Cのスメァノイズは相殺される。 アン ド 回路 9 5 Eには信 V Cが入力するので、 領域 9 1 Aの信号電圧が出力される 時に、 スィッチ回路 9 9は遮断される。 上記の 1水平走査期間に 2画素行を独 立に出力する実施例において、 一般に 2 f の水平 C C Dが使用されるので、 領 域 9 1 Cから出力される 2水平 C C Dの ί言号電圧の内、 残留電荷を含む水平 C C Dの信号電圧からスメァノィズ電圧、 減算するように、 スイツチ回路 9 9、 アンド回路 9 5 Eを設計する事も可能である。 図 24の論理回路による制御信 号の遅延を捕償するために、 缄算回路 1 0 0に入力する信^電圧を遅延しても 良い。 I Tセンサにおいて、 垂直 C CDの残留電荷は画素に隣接するオーバ一 フロードレンにクリアしても良い。 1画素当たり 1個の ND VTGを備える 2 転送センサにおいて、 図 1 4の回路によって、 領域 9 1 Cの奇（偶）数番 目の電位井戸の信号電圧からスメァノイズ電圧を減算できる。 図 2 5は独立発 明 3の 1実施例を表す-遂次比铰形 A ZD変換器のプロック回路図である。 図 2 4の増幅器 9 2から出力されたスメァノィズ電 EVNSは比铰器 1 0 2によつ て、 参考電圧 VRXと比铰される。 1 0 2の出力信号は遂次比较形レジスタ 1 03に入力され、 1 0 3の出力信号は切り替え回路 1 _04を介して D/A変換 器 1 0 5に送られろ。 そして DZA変換器 1 0 5の出力信号は切り替え回路 1 0 1を介して比皎器 1 0 2に帰還される。 回路 1 0 1 と 1 04は AZD変換器 として使用される時に、 1 0 8と 1 0 7を接続しそして 1 0 9と I 1 0を接続 する。 そして DZ A変換器として使用する時に、 1 0 8と 1 0 5を接続し、 そ して 1 1 2と 1 1 0を接続する。 9 7はデジタルメモリである。 1 0 2に信号 電圧を送ろ水平 C Cは約 7水平走査期間に 1画素 分のスメァノィズ電荷を出 力する。 図 2 5の遂次比校形 A ZD変換器は 6ビッ 卜のデジタル信^を作る。 このようにすれば図 24の回路は非常に簡単に構成できる。 好ましい 1実施例 ··において、 比铰器 1 0 2は垂直走査期間には使用されないので、 1 0 2を垂直 走查期間に図 24の比铰器 9 3として使用する事ができる。 ·その結果図 24の 回路は簡単になる。 図 2 6は独立発明 4を表す 1実施例断面図である。
    [0112] N形基板（4 X 1 0 {1 4}原子/ C C)2 0上に P形ゥエル領域（2 x 1 0 [ 1 5] 原子 ZC C)3 2が配置される。 その上に N形バルクチヤンネル領域（1 0 〔1 6 }原子/ C C) 2 2が配置される。 N形バルクチヤンネル領域 2 2の第 1領域 2 2 Aの表面にポロンイオンが注入されて電位障壁領域 3 が作られる。 電位 障壁領域 34以外のチヤンネル領域 2 2 Bは電位井戸領域である。 バルクチャ ンネル領域 2 2の間に P形チャンネルス トップ領域（4 X 1 0 M 7 ]原子 C C ) 2 3が作られる。 領域 2 2 ,領域 2 3の表面に酸化シリ コン膜 3 6 Cと窒化 シリ コン膜 3 6 Βが作られる。 その上にリ ンドープされたポリ シリコンによつ て約 1 ミ クロンの第 2転送電極 3 7 ( Α , Β , C )が作られる。 上記の第 2転送電 極はチヤンネルス ト ップ領域 2 3の上方で垂直方向に延びる分岐電極 3 7 Xを 持つ。 そして第 2転送電極は酸化されて、 その表面に酸化シリ コン膜 3 6 Αが 作られる。 そして分岐電極 3 7 X上の酸化膜はエッチングされて、 分岐電極 3 7 Xは露出する。 そしてその上にリ ンドープされだポリシリコンによって約 0 · 0 6 ミ クロン厚の第 1転送電極 3 5 ( A，B , C )が作られる。 そして第 1転送電 極は露出した分岐転送電極 3 7 Xの表面と側面において、 第 1転送電極と接続 される。 その結果転送電極 3 7 Aと 3 5 Aは等価的に 1個の転送電極になり、 転送電極 3 7 Bと 3 5 Bは等価的に 1個の転送電極になる。 図 2 7は図 2 6と 直角方向の断面図であり、 図 2 8は図 2 5 ,図 2 6の 1実施例平面図である。 以下に上記の実施例の説明が追加される。
    [0113] 図 3 (Aから Fの追加説明） この 1 シフ ト レジスタ駆動形 1 E / B転送センサ の基本的な特徵はシフ トレジスタの各転送段から出力されたクロック電圧が垂 Lt C C Dの各 D V T Gを制御し、 そして垂直転送を実施する前に上記のシフ ト レジスタの各出力接点は深い電位 V Hにリセッ トされ、 そしてシフ トレジスタ の入力端 2 Cから浅い電位 V Lと深い電位 V Hを交互に入力する事である。 好 ましい 1実施例において、 浅い電位 V Lを持つシフ トレジスタの奇（偶）数番目 の転送段が^い電位 V Hになった後で、 シフ トレジ タの偶（奇）数番目の耘送 段は深い電位 V Hから浅い電位 V Lに変化する。 上記の動作はダイナミ ックシ フ トレジスタを使用する事によって簡単に実施できる。 たとえば奇（偶）数番目 の耘送段の出力用インバーターと偶（奇）数番目の転送段の出力用ィンバータ一 が交互に充電動作と論理放電（評価）動作を交互に実施するダイナミ 'ソ クシフ ト レジスタにおいて、 常に片方の出カインバ一タの充電動作をもう片方の評価動 作に先 ί7するように設計すれば良い。 この 1 シフ ト レジスタ駆動 1 E / B転送エリアセンサにおいて、 垂直 C C Dの 1 D V T G当たりシフ トレジスタの 1転送段（2ィンバータ）を必要とするので、 垂直画素行ピッチを小さくできない欠点を持つ。 ただし、 シフ トレジスタ 2 A の出カインバータはレシオレス一ダイナミ ック構造を持つ事ができ、 2 E / B 転送エリァセンサの C M O S シフ ト レジスタに比铰して消費電力の節約と製造 工程の省略が可能になる。 垂直走査線の容量が大きい為に、 C M O Sシフ トレ ジスタの出力インバータはかなり大きな過渡電流を消費する。 更に上記のレシ ォレス出カインバータのプリチャージ期間 Pは浅い電位 V Lを持つ垂直走査線 を再び深い電位 V Hに充電した後で、 次の評価（放電）動作'を実施するので、 非 常に転送動作が安定する。 上記のレシォレス一ダイナミ ックシフ ト レジスタの 構造は基本的に図 5のシフ ト レジスタ 2 Aまたは 2 Bと同じであり、 シフ トレ ジスタ各出力接点 1 2 Aが各垂直走査線に順番に接続される。
    [0114] (図 4 ( Aから F )の追加説明） この 2 シフ ト レジスタ駆動形 1 E ZB転送セン サにおいて、 第 1 シフ トレジスタの各転送段から出力されるク口ック電圧が垂 直 C C Dの奇（偶）数番目のクロック D V T Gに印加され、 そして第 2 シフ トレ ジスタの各転送段から出力されるクロヅク電圧が垂直 C C Dの偶（奇）数番目の クロッ ク D V T Gに印加される。 ただし 1転送段は 2相シフ トレジスタにおい て 2個のィンバーターで構成され、 どち'らかのィンバーター（出カインバータ 一と呼ばれる）の出力接点から上記のクロック電圧が出力される。 そして上記 の 2個のシフ トレジスタは出カインバーターが充電動作と保持動作と放電動作 ―.を ·¾互に実施するダイナミ ックシフ トレジスタである。 特に上記の出力インバ 一ターは出力抵抗を小さくできるレシオレスィンバ一ターである事が好ましい。 図 4 (Aから F )において、 第 1 と第 2 シフ ト レジスタの各出力接点は最初 V H を出力する。 そして第 1、 第 2 シフ ト レジスタの出カインバーターは充電、 評 価動作を交互に実施する。 好まし 、 1実施例において、 片方のシフ ト レジスタ の出カインバーターの充電動作は常に他のシフ トレジスタの出力インバーター の評価動作より先行する。 そして各シフ トレジスタの入力端 2 Cから浅い電位 V Lが順番に入力される。 図 4 Aから図 4 Bにシフ トする時に、 シフ ト レジス タ 2 Aの各出力接点は VHを出力し、 その後でシフ トレジスタ 2 Bが論理放電 を開始する。 即ちダイナミ 'ゾクシフ ト レジスタの充電動作によって各出力接点 に発生する深い電位 VHが有効に利用される。 この 2シフ ト レジスタ駆動 1 E ZB転送エリァセンサは高い集積度と小さい消費電力と簡単な製造工程を持つ。 (図 9の追加説明） この 1 シフ トレジスタ駆動形 2 E/B転送センサは 2相シ フ トレジスタの 1 / - 転送段からそれぞれ出力される即ち各ィンバーターの出 力接点からそれぞれ出力されるクロック電圧を垂直 C CDの各クロッ ク ND V TGに印加する。 そしてシフ トレジスタの奇（偶）数番目の出力接点は最初に V Lを出力し、 その偶（奇）数番目の出力接点は VHを出力する。 そしてシフ トレ ジスタの入力端から V Lと V Hを交互に入力し、 そしてシフ ト.レジスタの奇（偶 )数番目のインバーター 1 1 Aと偶（奇）数番目のインバーター 1 1 Bは交互に 論理放電動作と保持動作を実施する。 このシフ ト レジスタの各インバーターは 論理放電動作と保持動作を実施し、 充電動作を必要としないスタチックインバ —ター（特に CMO S)である事が好ましい。 レシオレスィンバーターを使用す る時に、 ィンバ一ターの充電動作時の出力接点電圧を垂直走査線から遮断する スイ ッチが必要になる。 なお、 図 9の垂直転送動作は図 1 0 (Aから H)と同じ であろ。 （図 1 0 ( Aから H)の追加説明） この 2シフ ト レジスタ駆動形 2 Eノ B耘送センサにおいて、 垂直 C CDの奇（偶）数番目のクロ ッ ク ND V T Gは第 1 シフ ト レジスタの各転送段からそれぞれ出力されるクロック電圧を印加され .る。' そしてその偶（ f)数番目のク.口ック NDVT.Gは第 2シフ ト レジスタの各. 転送段からそれぞれ出力されるクロ 'ソク電圧を印加される。 勿論 1転送段はた とえば 2相シフ トレジスタにおいて、 2インバーターで構成される。 そして最 初に第 I シフ ト レジスタの各転送段は V Lを出力し、 第 2シフ ト レジスタの各 転送段は V Ηを出力する。 そして第 1、 第 2シフ ト レジスタ各出力インバータ 一は交互に保持動作と放電動作を実施する。 そして第 1 (または第 2)シフ トレ ジスタの入力端から V Lと V Ηが交互に入力される。 垂直 C CDが図 1 O Aか ら図 1 0 Bにシフ トする時に、 左側に配置されるシフ トレジスタ 2 Aは 1転送 段シフ トし、 垂直 C CDが図 1 0 Bから図 1 0 Cにシフ トする時に、 右側に配 置されるシフ トレジスタ 2 Bは 1転送段シフ トォる。 （図 1 6 (Aから L)の追 加説明） 図 1 6 (Aから L)によって、 図 1 4 ,図 1 5の 2クロック線駆動形 1 EZB転送センサの垂直耘送動作が説明される。 シフ ト レジスタ 2は 1転送段 当たり 1出力接点を持ち、 好ましくは 2相シフ ドレジスタである。 で 1期間に- シフ トレジスタ 2の各出力接点は V Hを出力し、 総ての順次スィヅチ 1 6 (Z から V)は導通し、 そしてクロック線 27ノ， 2 Y'は VHになり、 各垂直走査線 3 (Zから V)は VHになり、 各クロック DVTG 3 (Zから V)の下に信号電荷 Q 1から Q 5が蓄積さ'れる。 I Tセンサにおいて T 1期間にクロック線 2 Z' , 2 Y'に読みだし電極 V Rが印加される。 次にシフ トレジスタの各出力接点は VLになり、 各順次スィツチ 1 6 (Zから V)は遮断される。 （図 23 (Aから L) の追加説明） 図 23 (Aから L)によって、 図 2 1 ,図 2 2のクロツク線駆動形 中間電位 1 E/B転送センサの垂直転送動作が説明される。 シフ ト レジスタ 2 は 1転送段当たり i出力接点を持つ。 そして垂直転送を実施する前の T 1期間 に、 シフ ト レジスタ 2の各出力接点は V Hになり、 各順次スイッチ 1 6 (Z , X， V.T)は導通し、 クロック線 2 Υは中間電位 VMになる。 そして図 2 3 Αに説 明されるように各信号電荷 Q 1から Q 7が各クロック D VT G(3 Z、 3 X .3 V, 3 T)の下の電位丼戸とその間に配置される中間直流電位井戸に蓄積される。 そして T "1期間の終わりにクロック線 2 Yは V Lになり、.各クロック DV T G は V Lになる。 その後で、 シフ トレジスタの各出力接点は VLになり、 各順次 スィツチは遮断される， シフ トレジスタの各出力接点を一斉に VHまたは V L に設定するにはシフ トレジスタの出カインバーターの充電スィツチを導通し、 上記の充電スィツチを介して垂直走査線の電位を制御すれば良い。
    [0115] 図 5のシフ トレジスタの他の動作モ一ドが図 2 9によつて説明される。 Pは充 電スィプチ 8 Aまたは 8 Bが導通し、 放電スイッチ 1 0 A , 1 0 Bが遮断され る期間であり、 Eは充電スィッチが遮断され、 放電スィッチが導通する期間で あり、 保持期間は充電、 放電スィ ッチが遮断される期間である。 図 5では充電 期間 Pに前段の接続スィツチ 7 A， 7 Bが導通して論理情報が入力されるが、 それらを別々に実施する事も可能である。 この実施例の特徴は出カインバータ 1 1 Aが P ,Η,Εの順に動作し、 そしてインバータ 1 1 8が£,11, の順に動 作する事である。 そしてシフ トレジスタ 2 Αはシフ トレジスタ 2 Βと 1 8 0度 異なる位相を持つ。 垂直 C C Dが 1画素行の信号電荷を出力する為に、 各イン バータは上記の Ρ ΗΕ動作を 1サイクル実施する。 なお、 垂直転送期間の終わ りに、 シフ トレジスタ 2 Αまたは 2 Bのどちらかの出力接点はすべて浅い電位 V Lを持つ。 従って浅い電位 V Lを出力するシフ トレジスタを 1 2転送段（1 ィンバータ）だけシフ トすればすべての垂直走査線を深い電位 V Hにリセ'ソ ト でさる。 また共通転送電極形 I Tセンサにおいて、 充電期間 Pに電源電圧 VD を読みだし電圧 V Rに変更する事によって、 画素の信号電荷を垂直 C CDに転 送できる。 図 3 0は図 4 (Aから F)または図 9または図 1 0 (Aから L)または 図 1 4または図 2 1のシフ ト レジスタの 1実施例等価回路図である。 図 3 0の リセッ トスイッチ 1 3にリセヅ ト電圧 VR Cを印加する事によって、 CMO S 出力インバータの入力接点がリセッ トされる。 ただし、 図 9の突施例において、 図 3 0のシフ トレジスタ 2 Aだけが使用され、 そしてその各インパータ 1 1 A と 1 ί Βの出力接点が垂直走査線に接続される。 ただし、 図 1 4と図 2 1の実 施例において、 図 3 0のシフ ト レジスタ.2 Αだけが使用される。 これらの実施 例における CMO Sシフ トレジスタの動作に関しては本発明者 iこよって出願さ れた特出 5 9— 2 1 1 7 9 7を参照されたい。 ■ .
    [0116] 3 1は図 5の 2相レシオレス一ダイナミ ッ クシフ ト レジスタの変形実施例を 表す等価回路図である。 この周知の 2相シフ トレジスタの原理は図 5の 2相シ フ ト レジス夕と基本的に同じであり、 その動作説明は省略される。 放 ¾1スイツ チ 1 Ο Α, Ι O Bを省略したこの 2相レシオレス一ダイナミ ッ ク シフ ト レジス タを使用すれば、 シフ トレジスタをより小さくでき、 画素密度を改善できる。
    [0117] [¾]3 2は図 3 1の々 π■«；ク電 ΐ「 であり、 クロックを簡単にすろ為に、 2個の シフ ト レジスタ 2 A, 2 Bの充電期間 Pと評価（放電）期間 Eは重なる。 図 3 3 は図 5の 2 シフ トレジスタ駆動形 1 EZB転送によって垂直 C C Dを駆動する フレーム転送エリァセンサのプロヅク回路を表す。 画素列を兼ねる垂直 C C D によって構成されるィメージ領域 1 と水平 C CD 5の間に、 パッファ C CDに よって構成される蓄積領域 4 Cが配置される。 そして上記の蓄積領域 4 Gと水 平 C C D 5の間にトランスファーゲート 4 Aが配置される。 イメージ部 1の垂 直 C C Dは図 4 (Aから F)で説明される 1 EZB転送法で信号電荷を垂直帰線 期間に転送する。 蓄積部 4 Cのバッファ C CDは垂直 C CDから受け取る信号 電荷を一時的に蓄積する。 上記のバッファ C C Dはシフ トレジスタ 2 A， 2 B と同じ構造を持つシフ トレジスタ 2 D , 2 Eによって駆動される。 ただし、 シ フトレジスタ 2 D , 2 Eは垂直帰線斯間の最初に図 4 Fと同じ初期状態を持つ。 そしてその後で実施される高速転送期間の前半に、 バッファ C CDは 2柜クロッ ク転送を実施する。 この 2相クロック転送はシフトレジスタ 2 D (または 2 E) に浅い電位 V Lを注入し、 そしてシフ トレジスタ 2 E (またはシフ ト レジスタ 2 D)に深い電位 V Hを注入する事によって簡単に実施できる。 そして上記の 高速転送期間の後半に（即ち垂直 C C Dから転送された信号電荷がバッフ ァ C C Dの入力端に到着した後で）、 上記のシフトレジスタ 2 D (または 2 E)に深 い電位 V Hを順次注入する。 このようにすれば D V T Gを備えるバッファ C C Dの各電位井戸にそれぞれ 1画素行の信号電荷を蓄積する事ができる。 そして 次の垂直走査期.間内の水平帰線期間毎に上記のバッフ了 C C Dは i:記の 1 EZ B耘.送法によって、 信号電荷を水平 C CDに出力する。 図 3 4 (Aから _D)はバッ ファ C GDの高速転送期間の前半の一部を表す 送状態図であり、 動作は図 3 4 Aから図 3 4 Dへ進行する。 図 3 4 (Eから H)は上記の高速転送期間の後半 の一部の期間を表す転送状態図であり、 動作は図 3 4 Eから図 3 4 Hへ進行す る n 即ち上記のシフトレジスタ 2 D (または 2 E)に注入する転送パルス情報を 高速転送期間の後半に浅い電位 V Lから深い電位 V Hに変化させる事によって、 バ、ソファ C. C Dを構成する各 D VT Gの下に信号電荷を蓄積する事が可能 になる。 垂直 C C Dの垂直転送と、 バッファ C C Dから水平 C C Dへの転送は いま.まで説明された 1 E/B転送 であり、 詳細な説明は省略される。 図 3 4 (Aから F)において、 バッファ C C D 6 Cの電位井戸 3 Z， 3 X , 3 V , 3 Tの 上に配置される各 D V T G (方向性転送電極）は 2相 C M 0 Sシフ ト レジスタ 2 Dによって駆動されるつ 同様に、 バッファ C CDの電位井戸 3 Y, 3 W, 3 Uは 2相 CMO Sシフ トレジスタ 2 Eによって駆動される。 2 F .2 Gはその入力 端である。 便宜上バッファ C C Dの電位井戸番号は垂直 C C Dの電位井戸番号 と重複する。 図 3 5は図 3 3、 図 3 4 (Aから H)の 2シフ ト レジスタ駆動 1 E ZB-転送 F Tエリァセンサの転送状態図である。 tOは垂直走査期間の最初の 状態を表し、 t 1から 1:5は高速転送期間の前半を表し、 t 6から t9はその後半 を表す。 そして垂直走査期間 Tvにバ'ソファ C C Dの信号電荷 Q 1から Q 5は 順番に出力される。 そして垂直帰線期間の終わりに垂直 C CD 6の全垂直走査 線は深い電位 V Hに充電される。 この充電は上記の高速転送の実施によって、 またはリセッ トスィツチの使用によって可能になる。 図 3 3 ,図 3 4に開示さ れろフレーム転送エリァセンサの転送動作は Theuwissen.アコ一デオンィメ一 ジャ、 論文番号 2. 6、 I EDM 8 4に開示される技術と本質的に同じである ただし上 dのアコ一デオンイメージャにおいて、 垂直 C C Dとバッファ C C D は N D V T Gを備え、 その C MO Sシフ ト レジスタは図 9に開示される 1 シフ トレジスタ 2 EZB転送法を使用する。 C VIO Sシフ ト レジスタは複雑な製造 工程を持ち、 歩どまりが悪くなる欠点と、 小さい出力インバ一タによって大き な垂直走査線容量を充放電する為に過渡電流が大きくなる欠点を持つ。 そ 結 粜消費電力が大きくなりチ，ソプの温度上昇によって暗電流が増加する。 図 3 3 , 図 3 4 (Λから H)に開示されろ 1 E /Bアコ一デオンイメージャはレシオレス —ダイナミ ヅ クシフ トレジスタを使用するので、 これらの問題は大巾に改善さ れる。 なお、 図 1 4の 2クロック線駆動 1 E 耘送法を使用するアコーデォ ンイメージャはシフ トレジスタをより簡単にできる利点を持つ。 なお上記の文 献に開示される 2 E/B転送形アコ一デオンイメージャにおいて、 図 1 0 (A から H)に開示される 2シフ ト レジスタ 2 E/B転送法を使用する事ができる。 即ち N D V T Gによつて構成された垂直 C C Dが図 1 0 (Άから H)に説明され る 2個の C M 0 Sシフ トレジスタによつて駆動され、 そして同様にバッファ C CDも 2個の CMO Sシフ ト レジスタによって駆動される。 そして高速転送期 間の前半においてバッファ C CDを駆動する各シフ トレジスタの入力端から浅 い電位 V Lと深い電位 VHが交互に注入され、 バッファ C CDは実質的に 4相 クロックで駆動される。 そして上記の高速転送期間の後半に（即ち、 垂直 C C Dから注入された信号電荷がバツファ C CDの入力端に到達した後で），バッファ C CDを駆動する第 1のシフ ト レジスタの入力端から浅い電位 VLを注入し、 そしてバッファ C CDを駆動する第 2のシフトレジスタの入力端から深い電位 VHを注入する。 このようにすればバッファ C CDの奇（偶）数番目の ND VT Gの下に信号電荷を蓄積する事ができる。 そして次の垂直走査期間内の水平'厣 線期間毎に上記のにバッファ C CDは 2シフ トレジスタ駆動 2 EZB転送法に よって、 信号電荷を水平 C C Dに出力する。 即ちバッファ C C Dを駆動する 2 倆の CMO Sシフ ト レジスタの入力端に注入する転送パルス情報を制御する事 によって、 バッファ C CDに 2個の ND VT G当たり 1画素行の信号電荷を蓄 積ォる事がでさる。 この 2シフ トレジスタ駆動 2 EZB転送アコ一デオンィメ ージャにおいて、 垂直 C CDまたはバッファ C C Dの動作は本質的に上記の文 献に記載される 1 シフ トレジスタ駆動 2 E ZB転送ァコーデオンイメージャま たは上記の 2シフ トレジスタ駆動 1 E /B転送ァコ一 オンイメージャと同じ . で る。 従" てその cな幾作説明は省略される。 本発明の 2シフ トレジスタ 駆動 2 EZB転送アコ一デオンイメージャは 2個の CMO Sシフ トレジスタを 備え、 各シフ トレジスタの奇（偶）数番目のインバー夕が出カインバータになる。 以下に上記の実施例の説明が捕足される。
    [0118] 好ましい 1実施冽において、 C CDのチャンネルは N形 あり、 そして浅い電 位 V Lはたとえば 0 V、 深い電位 VHはたとえば + 7 V、'最も深い読みだし電 ί VRは + 1 2 Vである。 勿論上記の VL .VH.VMは同じ部分の相対電位で あり、 たとえば転送電極の浅い電位 V Lと電位井戸の浅い電位 V Lは異なるレ ベルの電位である。 図 5の VDは高位電源であり、 V Sは低位電源である。 図 1 2、 図 1 7、 図 1 9の V L L , V L H, VM, V H L， V HHはそれぞれのチヤ ンネル領域の電位である。 図 3 5の〇は深い電位 V Hを持つ電位井戸を表し、 記号の無い電位井戸は浅い電位 V Lを持つ電位井戸である。
    [0119] 将来のクレームの追加の為に、 本発明の他の特徴と効果が以下にまとめられる。
    [0120] (A) , シフ ト レジスタ駆動 1 E/B転送法において、 レシオレス一ダイナミ ツ クシフ ト レジスタを使用する実施例。 消費電力を減らし、 工程を簡単にする。
    [0121] (B)，インタライン転送 C CDエリァセンサの垂直 C CDへの応用。 垂直 C C Dのダイナミ ヅクレンジを改善し、 そしてスメァノィズ電荷転送などの多くの 応用を可能にする。 （C),隣接 2画素行を 1水平走査期間に出力する C CDェ リアセンサへの応用。 本発明の EZB転送法によって、 隣接 2画素行 ZH出力 形垂直 C CDの構造を非常に簡単にし、 そしてダイナミ ックレンジを確保でき る。 特にこの実施例は I Tセンサを使用する単扳カラー TVカメ ラ、 またはフ レーム画像を出力するスチルカメラに大きな効果を持つ。 （D),アコ一デオン イメージャと して使用される 1 EZB耘送ェリアセンサ n 2シフ ト レジスタ駆 動形 1 E,ZBfe送ァ.コーデオンイメージャはシフ ト レジスタの製造工程を簡荦 にし、 そしてその消費電力を減らす。 また、 クロッ ク線駆動 1 EZB転送アコ —デオンィメ一ジャはシフ トレジスタの負荷容量を非常に小さくするので、 製 造が簡単であり、 高速転送に有利である。 E), 2シフ ト レジスタ駆動〖 E.Z B¾送アコ一デオンィメージャまたは 2シフ ト.レジスタ駆動 2 EZB耘送アコ —デオンイメージャは画素行密度が大きくても、 1 シフ ト レジスタ駆動アコ一 デオンィメージャに比较して出力インバ一タを大きく設計でき、 そして出カイ ンバータの入力電圧変化が速いので、 過渡電流が少ない。
    [0122] 「図面の簡単な説明」
    [0123] 図 1は独立発明 1の 1 シフ ト レジスタ駆動形 C I E/Bfe送エリァセンサの 1 実施例プロック回路図であり、 特に垂直走査線 3が撮像領域 1の両側に配置さ れるシフ ト レジスタ 2 A.2 Bによつて駆動される事を表す。 図 2は 2シフ ト レジスタ駆動形 G I EZB転送エリァセンサの 1実施例プロック回路図であり、 奇（偶）数行の垂直走査線 3 Aと偶（奇）数行の垂直走査線 3 Bが異なるシフ トレ ジスタ 2 A， 2 Bによって駆動される事を表す。 図 3 (Aから F)は 1 シフ トレ ジスタ駆動形 1 EZB転送エリァセンサの垂直転送状態図であり、 シフ トレジ スタ 2 Aの入力端 2-Cから転送パルス情報 V Lまたは VHを注入する事によつ て、 電位井戸 3 (Uから Y)の信号電荷 Q(2から 6)が転送される事を表す。 図 4 (Aから F)は 2シフ トレジスタ駆動形 1 E/B転送エリアセンサの垂直転送 状態図であり、 シフ トレジスタ 2 A, 2 Bの入力端から転送パルス情報を交互 に注入する事によって、 電位井戸 3 (Uから Y)の信号電荷 Q (2から 6)が転送 される事を表す。 図 5は図 4のシフ トレジスタ 2 A.2 Bの 1実施例等価回路 図であり、 シフ トレジスタの出力インバータ 1 1 Aが.レシオレス形インバータ である事を表す。 図 6は図 5のシフ トレジスタ 2 A.2 Bのクロヅク電圧図で ある。 図 7と図 8はシフ ト レジスタ駆動形 C I E ZB転送ェリアセンサのバヅ ファ回路の 1実施例等価回路図である。 図 9は 1 シフ ト レジスタ駆動形 2 EZ Βΐέ送エリァセンサの 1実施例等価回路図であり、 シフ ト レジスタ 2 Αの各出 力インバ一タ 1 1 A.1 1 Bの出力接点 1 2 Λ.1 2 Bに接統される垂直走査線 3 ( から W)の電位変化も表す。 図 1 0 (Aから H)は 2シフ トレジスタ駆動形
    [0124] 2 EZB転送エリァセンサの垂直転送状態図であり、 電位井 Pまたは電位障壁
    [0125] 3 (じから Z)の上に存在する非方向性転送電極（記載は省略されてい.る。 ）に印 力 []されるクロヅケ電圧の変化によって、 電位井戸 3 Ζ,.3 X , 3 Vの信号電荷 Q
    [0126] 1 ,Q 2.Q 3が転送される事を表す。 基本的に図 9の垂直転送状態も図〖 0 (A から H)と同じである。 図 1 1 (Aから C)は 1 EZBfe送 I Tセンサの残留電 荷再配置図であり、 隣接すろ 2電位井戸の電荷の减算によって、 残留ノ イズ電 荷を相殺できる事を表す。 図 1 1 (Dから F)は 2 E/B転送 I Tセンサの残留 電荷再配置図であり、 隣接する 2電位井戸の減算によって、 残留ノイズ電荷を 相殺できる事を表す。 図 1 2は中間電位 VMを持つ非方向性転送電極 3 5をク 口ック DVT Gの間に備える 1 EZB転送エリァセンサの 1実施例断面図であ り、 この垂直 C C Dは前に説明されたシフ ト レジスタ駆動形 1 E B転送技術 ' または後で説明されるク口 'ソク線駆動形 1 EZB転送技術によって、 転送され る。 図 1 3は図 1 2の垂直 C C Dのチヤンネル電位図である。 図 1 4は 2クロヅ ク線駆動形 1 E/B転送エリァセンサの 1実 ¾伊 1駆動回路図である。 図 1 5は 図 1 4のクロ ック電圧 V 1 , V 2の波形図である。 図 1 6 (Aから L)は図 1 4 の駆動回路によって駆動される垂直 C CD 6の垂直転送伏態図であり、 その電 位井戸 3 (Zから U)の信号電荷 Q( 1から 6)は順番に転送される。 図 1 7は中 間電位を持つ方向性転送電極 3 Y， 3 Wがクロック D V T G 3 Yの間に配置さ- れる 1 EZB転送エリァセンサの 1実施例断面図であり、 この中間電位を持つ 転送電極（中間電極） 3 Y, 3 Wの下のチヤ ンネル領域 2 2 Aは中間電位井芦領 域 2 2 Bと中間電位障壁領域 2 2 Cによって構成される。 図 1 8は図 1 7の垂 直 C CDのチャンネル電位図である。 図 1 9は図 1 7の垂直 C CDの変形実施 例を表す 1実施例断面図であり、 中間電位を持つ非方向性転送電極 3. Y , 3 W を省略して、 中間チヤンネル領域 2 2 Aにイオン注入によって中間電位井戸領 域 34 Bと中間電位障壁領域 34 Cを作る事を表す。 図 2 0は図 1 9の垂直 C C Dのチャ ンネル電位図である。 図 2 1 は 1 クロック線駆動形 1 E Z B転送ェ リァセンサの 1実施例駆動回路図であり、 図 1 7と図 1 9に説明される垂直 C CDの駆動回路を表す。 図 2 2は図 2 1のクロック電圧 V 1の波形図である。 図 2 3 (Aから L)は図 2 1の駆動回路によって駆動さ.れる垂直 C C D 6の垂直 転送状態図であり、 その電位幷戸 3 (Zから丁）の信号電荷 Q(lから 8)は順番 に転送される。 図 24は独立発明 2のスメァノ イズ 1 H記憶 部分減算技術を 表す 1実施例等価回路図である。 図 2 5は独立発明 3のスメァノィズ記億回路 の 1実施例等価回路図である。 図 2 6は独立発明 4の 2電極結合形 F Tセンサ の 1実施例断面図であり、 垂直 C C Dのチャ ンネル領域 2 2を表ォ。 図 2 7は m 2 6の断面図に直角の断面図を表し、 並列に配置される複数の垂直 C C Dの チヤンネル領域 2 2 Bを表す。 図 2 8は図 2 6と図 2 7の垂直 C CDの 1実施 例平面図である。 図 2 9は図 5のシフ トレジスタの他の動作実施例を表すクロッ ク電圧図である。 図 3 0は図 1 0 (Aから H.)の 2シフ トレジスタ駆動 2 E / B 転送法に使用されるシフ トレジスタの 1実施例等価回路図である。 図 3 1は図 4 (Aから F )の 2 シフ ト レジスタ駆動 1 E ZB転送法に使用されるシフ トレジ スタの等価回路図である。 図 3 2は図 3 1 のシフ トレジスタのクロック電圧図 である。 図 3 3は 2 シフ トレジスタ駆動 1 E B転送法を使用するアコーデォ ンイメージャの 1実施例等価回路図である。 図 3 4 ( Aから H)は.図 3 3のバッ ファ C C Dとそれを駆動するシフ トレジスタの動作を表す転送状態図である。 図 3 5は図 3 3と図 3 4 ( Aから H)のアコ一デオンイメージャの動作を表す転 送状態図である。
    权利要求:
    Claims85/03398 4 7 讃 求 の 範 囲
    ( 1 ) , 2次元配列された複数の画素と、 画素列を兼ねるかまたは画素列と独立 に配置された垂直 C C Dと、 水平 C CDを備え、 上記の垂直 C C Dは画素列の 信号電荷を水平 C CDに転送する固体撮像装置において、 上記の垂直 C CDは 方向性転送電極（D V T Gと略称される。 ）と非方向性転送電極（ND V T Gと 略称される。 ）のどちらかまたは両方を備え、 そして上記の D V T Gまたは N D V T Gの一部または全部は転送 ロヅク電圧が印加される転送電極（ク口ッ ク転送電極と略称される。 ）であり、 そして垂直 C C Dの出力端に近いクロッ ク転送電極から順番に転送ク口ヅク電圧が印加され、 そして垂直 C C Dの出力 端から注 された空の電位井戸が垂直 C C Dの出力端と反対端に到達する前に 次の空の電位井戸が垂直 C C Dの出力端から注入される事を特徵とする固体撮 像装置。
    (2) ;空の電位井戸が垂直 C C Dの出力端と反対端に到達した後で、 上記の垂 直 C CDのクロック転送電極に 1相または 2相または 4相クロック電圧を印加 する事を特徵とする第 1項記載の固体撮像装置。
    (3 ).垂直 C C Dのオペての電位井戸の電荷を互いに独立に転送する事を特徴 とする第 1項記載の固体撮像装置。
    ( 4 ) ,クロック坛送電極である DVT G (クロ 'ソ ク D V T Gと略称される。 ）の 下に作られる電位井戸の電荷を独立に転送する事を特徵とすろ第〖項記載の固 体撮像装置。 .
    (5),隣接する 2膪のクロック D V T Gの間のチヤ ンネル領域は中間直流電位 を持つ を特徴とする第 4項記載の固体撮像装置。
    ( 6 ) ,クロック D V T Gの下に作られろ電位井戸と、 隣接する 2個のクロック D V T Gの間に配置される中間直流電位井戸の電荷を独立に転送する事を特徴 とする第 1項記載の固体撮像装置。
    ( 7 ) ,クロック転送電極である NDVT G (ク σ 'ソク NDVT Gと略称される。 ） を備え、 そして奇（偶）数番目のク口ック ND V T Gの下の電位丼戸の電荷を独 4 8
    立に転送する事を特徵とする第 1項記載の固体撮像装置。
    (8) ,垂直 C CDの出力端から注入された空の電位井芦が 2電位井戸ピツチだ け逆転送された後で、 次の空の電位井戸が垂直 C C Dの出力端から再び注入さ れる事を特徵とする第 1項記載の固体撮像装置。 ―
    (9)，垂直 C CDの各クロック転送電極はシフトレジスタの出力接点または上 記のシフ トレジスタによって制御されるバッファ回路の出力接点に接続される 事を特徵とする第 1項記載の固体撮像装置。
    (1 0) ,上記のシフトレジスタの各 1 2転送段の出力接点、' または上記の各
    1 /2転送段がそれぞれ制御する各バッファ回路の出力接点が垂直 C GDの各 クロック ND VT Gにそれぞれ接続される事を特徵とする第 9項記載の固体撮 像装置。
    (1 1 ) ,上記のシフ トレジスタの各転送段の出力接点、 または上記の各転送段 がそれぞれ制御する各バッファ回路の出力接点がそれぞれ垂直 C CDの各クロッ ク D V T Gに接続される事を特徵とする第 9項記載の固体撮像装置。
    (1 2) ,垂直 C C Dの奇（偶）数番目のク口 'ソク転送電極（クロック NDVTGま たはクロック D VT Gを指定する）とその偶（奇）数番目のクロツク転送電極は 異なろシフ トレジスタの出力接点または異なろシフ ト レジスタによって制御さ れろバ 'ソ フ ァ回路の出力接点に接続される事を特徴とォる第 9項記載の固体撮
    (1 3).両素と垂直 C CDを電気的に接続する転送電極（以下において AT Gと 略称される.。 ）.が垂直 C C Ϊ)めクロック転送電極に接続されるインタライン転 送 C CDセンサ（以下において共通転送電極 I Tセンサと略称される。 ）であり、 そして上記のシフ ト レジスタまたはパ ヅファ回路の電源電圧の変更によって、 画素から垂直 C CDに信号電荷を転送する事を特徵とする第 9項記載の固体撮
    ( 1 4).垂直 C CDの各クロック DVT Gは順次スィツチを介して 1相または 2相クロ '；/ク電源に接続され、 そして上記の順次スィツチはシフトレ ジスタによって制御される事を特徵とする第 1項記載の固体撮像装置。
    (1 5 ) ,垂直 C C Dの隣接する 2 §ίのクロック DVTGと 2相クロック電源を 接続する 2個の順次スィツチは同時に動作する事を特徵とする第 1 4項記載の 固体撮像装置。
    ( 1 6 ),垂直 C C Dの各クロック転送電極は順次スィッチを介してクロック電 源によって駆動され、 そして上記のクロック DVTGまたは奇（偶）数番目のク ロック D V T Gは垂直転送期間の前に深い電位 V Hに充電され、 そして次の 垂直転送期間に各クロック転送電極は上記の順次スィ 'ソチを介してだけ電圧を 印加される事を特徵とする第 1項記載の固体撮像装置。
    (1 7) ,垂直転送期間の前に、 上記の各クロック DVT Gまたは奇（偶）数番目 のクロック NDVTGは上記の'ク口ック電源によつて深い電位 V H、 または読 みだし電位 V Rを印加される事を特徵とする第 1 6項記載の固体撮像装置。
    (1 8) ,垂直 C CDのクロ 'ソク転送電極に転送クロック電圧を直接または間接 に印加するか、 または垂直 C C Dのクロヅク転送電極とクロック電源を接続す る順次スイッチを制御するシフ トレジスタは撮像部の両側に配置される事を特 徴とする第 1項記載の固体撮像装置。
    (1 9)、 直 C C Dのクロック転送電極に接続される 1行の垂直走査線は両 側からク口ック電圧を印加される事を特徵とする第 1 8項記載の固体撮像装置 c C2 0), 1 フィ ールド期間にすべての画素の信号電荷を出力し、 そして出力さ れた ^(偶）数番目の画素行の信号電荷だけを表示する事を特徵とする第 1項記
    •載の固体撮像装置。 ― . 一 . '. .
    (2 1 )，インタライン転送 C C Dセンサ（ I Tセンサと略称される。 ）であり、 そして低照度時にフレーム蓄積動作を実施し、 高照度時にフィールド蓄積動作 を実施する事を特徼とする第 1項記載の固体撮像装置。
    (2 2), I Tセンサであり、 そして垂直 C CDは信号電荷とノィズ電荷を交互 に出力する事を特徴とする第 1項記載の固体撮像装置。
    (2 3)，^^電荷を垂直耘送しない期間に垂直 C CDに残留するノィズ電荷は クリァされるかまたは再配置される事を特徵とする第 1項記載の固体撮像装置。 (24)，画素から垂直 C CDの隣接する 2個の電位井戸または残留ノィズ電荷 を保持する電位井 Fによみだされた信号電荷を出力し、 そしてあらかじめ記億 されたスメァノィズ電圧と出力された信号電圧の差を検出する事を特徵とする 第 1項記載の固体撮像装置。
    (2 5), 2次元配列された複数の画素と、 画素列を兼ねるかまたは画素列と独 立に配置された垂直 C CDと； 水平 C CDを備え、 上記の垂直 C CDは画素列 の信号電荷を水平 CCDに転送する固体攝像装置において、
    飽和信号電荷を発生する画素（飽和画素と略称される。 ）を含む画素列（飽和画 素列と略称される。 ）のスメァノイズ電圧を記憶し、 そして少なくとも上記の 飽和画素列の一部の画素から発生する信号電圧から上記の記憶されたスメァノ ィズ電圧を差し引く事を特徵とする固体撮像装置。
    (2 6),飽和画素から発生する信号電荷から上記のスメァノィズ電圧を差し引 かない事を特徵とする第 2 5項記載の固体撮像装置。
    (2 7)，飽和画素列の飽和画素から下流の画素から発生する一部または全部の 画素から発生する信号電圧から上記のスメァノィズ電圧を差し引かない事を特 徵とする第 25項記載の固体撮像装置。
    (2 8),飽和画素を持たない画素列（非飽和画素列と略称される。 ）の画素から 発生する信号電 IEから上記のスメァノィズ電圧を差し引かない事を特徵とする 第 2 5項記載の gl体撮像装置。
    (2 9 ),.2次元配列された複数の画素と、 適素列を兼ねる.かまたは画素列と独 5)：に配置された垂直 C C Dと、 水平 C CDを備え、 上記の垂直 C CDは画素列 の信号電荷を水平 C CDに転送する固体撮像装置において、
    上記の水平 C CDは垂直帰線斯間にスメァノィズ電荷を第 1速度で水平転送し、 そして水平走査期間に信号電荷を第 2速度で水平転送し、 そして上記の第 1速 度は上記の第 2速度の 1 / 2以下の速度である事を特徵とする固体撮像装置 (3 0),垂直帰線期間に水平 C CDから出力されたスメァノィズは遂次比校形 AZD変換器によってデジタルメモリに入力される事を特徵とする第 2 9項記 載の固体撮像装置。
    (3 1 ),デジタルメモリから再生されたスメァノィズは遂次比皎形 A/D変換 ' 器の DZA変換器で D A変換される事を特徵とする第 3 0項記載の固体撮像
    (3 2), 2次元配列された複数の画素と、 画素列を兼ねる垂直 C C Dを備え、 上記の垂直 C CDは画素列の信号電荷を水平 C CDに転送する固体撮像装置に おいて、 - 垂直 C C Dの隣接する 2個のクロック転送電極はチヤンネル領域またはチヤン ネルストヅプ領域の上方で接続され、 そして上記の 2個のクロック転送電極は 3倍以上の抵抗比を持つ事を特徵とする固体撮像装置。
    (3 3),上記の 2個のクロック転送電極はチャンネルス ト ップ領域の上方で接 続される事を特徵とす.る第 34項記載の固体撮像装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US4996600A|1991-02-26|Two dimensional solid state image sensing device
    US4242700A|1980-12-30|Line transfer CCD imagers
    EP2881991B1|2017-07-19|Semiconductor element and solid-state image pickup device
    US4875100A|1989-10-17|Electronic shutter for a CCD image sensor
    US6091793A|2000-07-18|Solid-state photographic device having a charge storage element for simultaneous shutter action
    US6765616B1|2004-07-20|Electric camera
    JP4428235B2|2010-03-10|固体撮像素子、固体撮像素子の駆動方法、撮像方法および撮像装置
    EP0812114B1|2003-03-26|Solid-state image sensor, method for driving the same, and solid-state camera device and camera system
    US6956605B1|2005-10-18|Image pickup apparatus
    US4774586A|1988-09-27|Interline type charge transfer imaging device
    DE3806034C2|1993-09-23|
    US5369039A|1994-11-29|Method of making charge coupled device/charge super sweep image system
    US3932775A|1976-01-13|Interlaced readout of charge stored in a charge coupled image sensing array
    US7528872B2|2009-05-05|Image apparatus, driving method, and camera
    JP3920085B2|2007-05-30|固体撮像装置とそのスミア補正方法並びにデジタルスチルカメラ
    US4658287A|1987-04-14|MOS imaging device with monochrome-color compatibility and signal readout versatility
    US20120113305A1|2012-05-10|Solid-state image pickup device and method of resetting the same
    US4780764A|1988-10-25|Image sensing apparatus
    US20040046879A1|2004-03-11|Solid state image pickup apparatus
    US5051832A|1991-09-24|Selective operation in interlaced and non-interlaced modes of interline transfer CCD image sensing device
    US7995122B2|2011-08-09|Solid-state image capturing device, smear charge removing method and digital still camera using the same
    US7924338B2|2011-04-12|Image sensor for still or video photography
    KR100489341B1|2005-05-16|고체촬상장치
    US4805026A|1989-02-14|Method for driving a CCD area image sensor in a non-interlace scanning and a structure of the CCD area image sensor for driving in the same method
    US6519000B1|2003-02-11|Image pickup apparatus with mode switching between a still picture mode and a moving picture mode
    同族专利:
    公开号 | 公开日
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    1985-08-01| AK| Designated states|Designated state(s): US |
    1985-08-01| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]